西安邮电学院:《数字电路与逻辑设计》课程教学资源(PPT课件)第六章 时序逻辑电路(2/2,6.5-6.6)

■■■ 西安邮电学院“校级优秀课程” 3 数字电路与逻辑设计 第六章时序逻辑电路(二) 西失邦适学院
数字电路与逻辑设计 第六章 时序逻辑电路(二) 西安邮电学院“校级优秀课程

6.5采用中规模集成器件设计任意进制计数器 ★计数器设计步骤如下: 1.根据设计要求,确定有效状态; 2.画状态转移图; 3.选择集成器件,查看器件功能表; 4.选择合适的反馈形式和反馈信号; 5.画逻辑电路图; 6.画出工作波形图(可选)。 ⊙西邹重孝院
6.5采用中规模集成器件设计任意进制计数器 ★计数器设计步骤如下: 1. 根据设计要求,确定有效状态; 2.画状态转移图; 3.选择集成器件,查看器件功能表; 4. 选择合适的反馈形式和反馈信号; 5.画逻辑电路图; 6.画出工作波形图(可选)

6.5采用中规模集成器件设计任意进制计数器 一、 利用同步计数器实现任意模M计数器的方法: (一)利用清除端的复位法。(反馈清零法) 二)利用置入控制端的置位法。(同步预置法) 1. M<NN为单片计数器的最大计数值 利用清除端的复位法或置入控制端的置位法进行设计。 2.M<N,N为多片计数器级联后的最大计数值 ● 尚要实契单檬M超过牌片计数墨鹤计数范时,必须首券 将多许 红数器级联 大计数范围(N=10n或16n) 后利用整同步置人瑞的置数法和利用整体清除编复位法构 成模M併数幕。 ● 多片74160、74162级联,N=10n 多片74161、74163级联,N=16n
一、利用同步计数器实现任意模M计数器的方法: (一)利用清除端的复位法。 (反馈清零法) (二)利用置入控制端的置位法。(同步预置法) 1. M<N,N为单片计数器的最大计数值 利用清除端的复位法或置入控制端的置位法进行设计。 2. M<N,N为多片计数器级联后的最大计数值 • 当要实现的模值M超过单片计数器的计数范围时,必须首先 将多片计数器级联,以扩大计数范围(N=10n 或16n),然 后利用整体同步置入端的置数法和利用整体清除端复位法构 成模M计数器。 • 多片74160 、74162级联,N=10n • 多片74161 、74163级联,N=16n 6.5采用中规模集成器件设计任意进制计数器

6.5采用中规模集成器件设计任意进制计数器 1.M<N,N为单片计数器的最大计数值 (一)反馈清零法 当计数至S时,利用SM状态产生一清除信号 加到清0端,使计数器返回到S,状态,从而实现模 M的计数器。 设计方法: I. 确定有效状态(必须从全0开始): Ⅱ.产生异步清除端信号CR I.画逻辑图
6.5采用中规模集成器件设计任意进制计数器 1. M<N,N为单片计数器的最大计数值 当计数至SM时,利用SM状态产生一清除信号, 加到清0端,使计数器返回到S0状态,从而实现模 M的计数器。 (一)反馈清零法 I. 确定有效状态(必须从全0开始); II. 产生异步清除端信号 ; III. 画逻辑图。 CR 设计方法:

6.5采用中规模集成器件设计任意进制计数器 (一)反馈清零法 例:应用4位二进制同步计数器74161实现 模10计数器,要求采用清除端复位法。 分析: ①根据设计要求,确定各种状态0~9: 画状态转移图;
例:应用4位二进制同步计数器74161实现 模10计数器,要求采用清除端复位法。 分析: ① 根据设计要求,确定各种状态0~9; ② 画状态转移图; (一)反馈清零法 6.5采用中规模集成器件设计任意进制计数器

6.5采用中规模集成器件设计任意进制计数器 (一)反馈清零法 计数器状态转移图为: 0000> 00010010 0011> 0100 00000 00000 1010+-1001- 1000—0111←—0110- 0101 CR=232 注意:用来清0的瞬态为M,该状态一经出现马上消失
计数器状态转移图为: 0000 0001 0010 0011 0100 1010 1001 1000 0111 0110 0101 瞬 瞬 瞬 瞬 瞬 瞬 瞬 瞬 瞬 0 CR = Q3 Q1 注意:用来清0的瞬态为M,该状态一经出现马上消失。 (一)反馈清零法 6.5采用中规模集成器件设计任意进制计数器

6.5采用中规模集成器件设计任意进制计数器 (一)反馈清零法 1 画出电路原理图 CTp D3D2DiDo Co ☆为什么1010状态不算在主循环 C 74161CR LD Q3Q2QiQo 内,用波形图说明 23 CP CP 同步计数器最低位Q,在 CP↑翻转。先画最低位Q0 CR 当第十个脉冲上升沿到达后Q3Q2Q1Q0=1010,/CR=0。只要/CR=0, 计数器强制置0.1010只能使Q3Q1出现一个很窄的小毛刺。 缺点:Q输出波形上有毛刺。造成/CR脉冲宽度太窄,清0不可靠。 8西重学院
☆ 为什么1010状态不算在主循环 内,用波形图说明 画出电路原理图 同步计数器最低位Q0在 CP↑翻转。先画最低位Q0 。 当第十个脉冲上升沿到达后Q3Q2Q1Q0=1010,/CR=0。只要/CR=0, 计数器强制置0。1010只能使Q3Q1出现一个很窄的小毛刺。 缺点:Q1输出波形上有毛刺。造成/CR脉冲宽度太窄,清0不可靠。 & CP D3D2D1D0 Q3Q2Q1Q0 CT CO P CTT CR LD 74161 1 1 2 3 4 5 6 7 8 9 10 CPQ0 Q1 Q2 Q3 CR (一)反馈清零法 6.5采用中规模集成器件设计任意进制计数器

6.5采用中规模集成器件设计任意进制计数器 (一)反馈清零法 克服清不可靠的方法: 加基本RS触发器,使/CR脉冲宽度变宽 CTp D3D2D]Do Co CTT 74161CR 当第十个CP到来: LD CP Q3Q2QiQo ① 0000 基本触发器Q=0,/CR=0,使 Q3Q2Q1Qo=0000。 Q当第十个CP到来: 1 基本触发器Q=1,/CR=1。 cm九品五 在第十个CP的作用下,Q端 Q 输出的清0信号宽度和计数脉冲 CP=1的持续时间相同。足以保 证各级触发器能正常工作。 CR
6.5采用中规模集成器件设计任意进制计数器 & & 0 & D3D2D1D0 Q3Q2Q1Q0 CTP CO CTT CR LD 74161 当第十个CP↑到来: 1 01 1 G1 G2 G3 0 1 0 当第十个CP↓到来: 0 1 在第十个CP的作用下,Q端 输出的清0信号宽度和计数脉冲 CP=1的持续时间相同。足以保 证各级触发器能正常工作。 基本触发器Q=0,/CR=0,使 Q3Q2Q1Q0=0000。 基本触发器Q=1,/CR=1。 0 0 0 1 0 0 加基本RS触发器,使 /CR 脉冲宽度变宽 CP 1 Q Q 1 2 3 4 5 6 7 8 9 10 CPQ0 Q1 Q2 Q3 G1 CR (一)反馈清零法

(一)反馈清零法 工作波形图: 112233445s66778899 10 03 01 CR(Q)
工作波形图: 1 2 3 4 5 6 7 8 9 10 (一)反馈清零法

6.5采用中规模集成器件设计任意进制计数器 1.M<N,N为单片计数器的最大计数值 (二)同步预置法: 利用置数端,以置入某一固定二进制数值的方法,从而使N 进制计数器跳跃(N-M)个状态,实现模值为M的计数器。 设计方法: ·确定有效状态(连续的M个状态) ·{ 确定置入数据(由第1个状态确定) ·产生同步置入端信号(由最后1个状态确定) ·画逻辑图 3)面安邹重誉院
(二)同步预置法: 利用置数端,以置入某一固定二进制数值的方法,从而使N 进制计数器跳跃(N-M)个状态,实现模值为M的计数器。 设计方法: · 确定有效状态(连续的M个状态) · 确定置入数据(由第1个状态确定) · 产生同步置入端信号(由最后1个状态确定) · 画逻辑图 1. M<N,N为单片计数器的最大计数值 6.5采用中规模集成器件设计任意进制计数器
按次数下载不扣除下载券;
注册用户24小时内重复下载只扣除一次;
顺序:VIP每日次数-->可用次数-->下载券;
- 西安邮电学院:《数字电路与逻辑设计》课程教学资源(PPT课件)第六章 时序逻辑电路(1/2,6.1-6.4).ppt
- 西安邮电学院:《数字电路与逻辑设计》课程教学资源(PPT课件)第五章 触发器.ppt
- 西安邮电学院:《数字电路与逻辑设计》课程教学资源(PPT课件)第四章 组合逻辑电路.ppt
- 西安邮电学院:《数字电路与逻辑设计》课程教学资源(PPT课件)第三章 集成逻辑门.ppt
- 西安邮电学院:《数字电路与逻辑设计》课程教学资源(PPT课件)第二章 逻辑函数及其简化.ppt
- 西安邮电学院:《数字电路与逻辑设计》课程教学资源(PPT课件)第一章 绪论.ppt
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计C卷(答案).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计C卷(试题).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计B卷(答案).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计B卷(试题).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计A卷(答案).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计A卷(试题).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计(48学时)C卷(答案).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计(48学时)C卷(试题).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计(48学时)B卷(答案).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计(48学时)B卷(试题).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计(48学时)A卷(答案).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2010数字电路与逻辑设计(48学时)A卷(试题).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2009数字电路与逻辑设计C卷(答案).doc
- 西安邮电大学:《数字电路与逻辑设计》课程教学资源(试卷习题)2009数字电路与逻辑设计C卷(试题).doc
- 西安邮电学院:《数字电路与逻辑设计》课程教学资源(PPT课件)第七章 半导体存储器.ppt
- 西安邮电学院:《数字电路与逻辑设计》课程教学资源(PPT课件)第八章 可编程逻辑器件及其应用.ppt
- 西安邮电学院:《数字电路与逻辑设计》课程教学资源(PPT课件)第九章 脉冲单元电路.ppt
- 西安邮电学院:《数字电路与逻辑设计》课程教学大纲 Digital Circuit and Logic Design A.pdf
- 《数字电路与逻辑设计》课程实验指导(数字电路实验)实验一 TTL门电路的逻辑变换及测试.doc
- 《数字电路与逻辑设计》课程实验指导(数字电路实验)实验三 组合逻辑电路的设计(一).doc
- 《数字电路与逻辑设计》课程实验指导(数字电路实验)实验四 组合逻辑电路的设计(二).doc
- 《数字电路与逻辑设计》课程实验指导(数字电路实验)实验二 集成逻辑门的参数测试.doc
- 《数字电路与逻辑设计》课程实验指导(数字电路实验)实验七 计数器及其应用.doc
- 《数字电路与逻辑设计》课程实验指导(数字电路实验)实验五 触发器及其应用.doc
- 《数字电路与逻辑设计》课程实验指导(数字电路实验)实验六 小规模SSI计数器及其应用.doc
- 《数字电路与逻辑设计》课程实验指导(数字电路实验)实验八 移位寄存器及其应用.doc
- 《数字电路与逻辑设计》课程实验指导(数字电路实验)实验十 电子乒乓游戏机.doc
- 《数字电路与逻辑设计》课程实验指导(数字电路实验)实验九 数模(DA)和模数(AD)转换应用.doc
- 《数字电路与逻辑设计》课程实验指导(可编程逻辑实验)实验二 用文本输入法设计门电路.doc
- 《数字电路与逻辑设计》课程实验指导(可编程逻辑实验)实验一 TTL门电路的逻辑变换及测试(2/3).doc
- 《数字电路与逻辑设计》课程实验指导(可编程逻辑实验)实验一 TTL门电路的逻辑变换及测试(3/3).doc
- 《数字电路与逻辑设计》课程实验指导(可编程逻辑实验)实验一 TTL门电路的逻辑变换及测试(1/3).doc
- 《数字电路与逻辑设计》课程实验指导(可编程逻辑实验)实验六 触发器设计.doc
- 《数字电路与逻辑设计》课程实验指导(可编程逻辑实验)实验四 组合电路设计(2/2).doc