《数字电路与逻辑设计》课程实验指导（数字电路实验）实验七 计数器及其应用

实验七计数器及其应用 实验目的 1.熟悉计数器的工作原理，掌握MSI计数器逻辑功能及其应用。 2.掌握计数器的级联方法，并会用MSI计数器实现任意进制计数器。 3.会用MAX+PLUSⅡ系统软件进行任意进制计数器的设计。 1 74LS00四2输入与非门 2.74LS20双4输入与非门 3.74LS161同步二进制可预置计数器 4.74S290异步2-5-10进制计数器 三、实验原理 计数器是一种使用相当广泛的功能器件，现在无论是Tm还是CMOS集成电路，都有 品种齐全的MSI计数器。 计数器是一种时序电路，工作方式可分为同步和异步两种。 计数器按计数制可分为二进制，十进制和任意进制计数器：按计数方式可分为加法、减 法和可逆计数器。 下面介绍几种常用的MSI计数器及其应用 (一)同步计数器 同步计数器是将计数脉冲同时引入到各级触发器，当输入计数时钟脉冲触发时，各级 触发器的状态同时发生转移。这类计数器有四位二进制可予置计数器、十进制可予置计数器 和可予置可逆计数器等，常用的74LS160为十讲制计数器，直接清除：161为二进制计数器， 接洁除：162为十讲制计数器，同清除：163为二进制计数器，同步清除。两个高由平 有效允许输入P和T及动态进位输出使计数器易于级联：T允许动态进位输出：在允许态 计数器处于最大值的状态，动态进位输出变为高电平：对于160和162，动态进位输出 =TQ.0。QQ:对于161和163，动态进位输出=T0,022 功能表(160/161) 输出 时钟清除置数P☐ On 清除 HI H 不计数 不计数 功能表(162/163) 输出 时钟清除置数 清险 H X 不十数 不计数

实验七 计数器及其应用 一．实验目的 1．熟悉计数器的工作原理，掌握 MSI 计数器逻辑功能及其应用。 2．掌握计数器的级联方法，并会用 MSI 计数器实现任意进制计数器。 3．会用 MAX+PLUSⅡ系统软件进行任意进制计数器的设计。 二、实验器材 1．74LS00 四 2 输入与非门 2．74LS20 双 4 输入与非门 3．74LS161 同步二进制可预置计数器 4．74LS290 异步 2-5-10 进制计数器 三、实验原理 计数器是一种使用相当广泛的功能器件，现在无论是 TTL 还是 CMOS 集成电路，都有 品种齐全的 MSI 计数器。 计数器是一种时序电路，工作方式可分为同步和异步两种。 计数器按计数制可分为二进制，十进制和任意进制计数器；按计数方式可分为加法﹑减 法和可逆计数器。 下面介绍几种常用的 MSI 计数器及其应用 (一)同步计数器 同步计数器是将计数脉冲同时引入到各级触发器，当输入计数时钟脉冲触发时，各级 触发器的状态同时发生转移。这类计数器有四位二进制可予置计数器﹑十进制可予置计数器 和可予置可逆计数器等，常用的 74LS160 为十进制计数器，直接清除；161 为二进制计数器， 直接清除；162 为十进制计数器，同步清除；163 为二进制计数器，同步清除。两个高电平 有效允许输入 P 和 T 及动态进位输出使计数器易于级联；T 允许动态进位输出；在允许态若 计数器处于最大值的状态，动态进位输出变为高电平；对于 160 和 162，动态进位输出 =T QA QB QC QD ；对于 161 和 163，动态进位输出=T QAQBQCQD 。 功能表（160/161） 输 入 输出 时钟 清除 置数 P T Qn X L X X X 清除 H L X X 置数 H H H H 计数 X H H L X 不计数 X H H X L 不计数 功能表（162/163） 输 入 输出 时钟 清除 置数 P T Qn L X X X 清除 H L X X 置数 H H H H 计数 X H H L X 不计数 X H H X L 不计数

在可逆计数器中，74190、74LS190、74HC190为可予置BCD十进制同步可逆计数器（带 74LS191 74HC191为可子置四位二进制同步可逆计数器（带方式 控制、74S192.74c192.740192为可子置B0D十进制同步可逆计数器双 清除)：74193.74L193.74LS193、74HC193、74C193为可予置四位二进制同步可逆计数器 (双时钟带清除)。 应用举例： 例1用74LS161构成模N=5计数器 (1)反馈清“0”法：计数到N,异步清“0”。 其逻辑图如图7-1()所示。该方法产生的波形有毛刺，清“0”不可靠。 (2)反馈置数法：检测末态 予置初态。 四位二进制计数器有十六种状态，任取其中五个连续状态作为计数序列。具体的做法 有两种： (a)置计数器初态为S。=0000,计数器末态为Sw-10100,Lp-Q。其逻辑图如 图7-1(b)所示 (利用串行进位输出Oc,同步予置补数(2N),N=5,一片74LS161,K=4, 故予置数为2*-5=11(1011)2，L。=0c。其逻辑图如图7-1(c)所示。 7416 73161 416 (a) 6 (e) 图7-1用74LS161构成模N5计数器 (二)异步MSI计数器 74LS90、74LS290异步二一五一十进制计数器。这两种型号的计数器，功能完全相同， 只是管脚的排列不同。该计数器具有计数、清“0”及置“9”等功能，该计数器由四只下降 沿触发的K触发器构成。双时钟结构。该计数器的基本用途是可获得模N=2、5.10三种

在可逆计数器中，74190﹑74LS190﹑74HC190为可予置BCD十进制同步可逆计数器（带 方式控制）；74191﹑74LS191﹑74HC191 为可予置四位二进制同步可逆计数器（带方式控 制）；74192﹑74LS192﹑74HC192﹑74C192 为可予置 BCD 十进制同步可逆计数器（双时钟带 清除）；74193﹑74L193﹑74LS193﹑74HC193﹑74C193 为可予置四位二进制同步可逆计数器 （双时钟带清除）。 应用举例： 例 1 用 74LS161 构成模 N=5 计数器 （1）反馈清“0”法：计数到 N，异步清“0”。 其逻辑图如图 7-1（a）所示。该方法产生的波形有毛刺，清“0”不可靠。 （2）反馈置数法：检测末态，予置初态。 四位二进制计数器有十六种状态，任取其中五个连续状态作为计数序列。具体的做法 有两种： （a）置计数器初态为 0 S =0000，计数器末态为 S N−1 =0100， LD =QC 。其逻辑图如 图 7-1（b）所示。 (b) 利用串行进位输出 OC ，同步予置补数（ K 2 -N），N=5，一片 74LS161，K=4， 故予置数为 4 2 -5=11（1011 2 ) ， LD =OC 。其逻辑图如图 7-1（c）所示。 （a） (b) (c) 图 7-1 用 74LS161 构成模 N=5 计数器 （二）异步 MSI 计数器 74LS90﹑74LS290 异步二—五—十进制计数器。这两种型号的计数器，功能完全相同， 只是管脚的排列不同。该计数器具有计数﹑清“0”及置“9”等功能，该计数器由四只下降 沿触发的 JK 触发器构成﹑双时钟结构。该计数器的基本用途是可获得模 N=2﹑5﹑10 三种 "0" "1" QD QA "1" cp QC QB 74161 A 3 B 4 C 5 D 6 ENP 7 ENT 10 CLK 2 LOAD 9 CLR 1 QA 14 QB 13 QC 12 QD 11 RCO 15 A 7400 1 2 3 1 1 0 1 CP +5V QA QB QC QD 74LS161 A 3 B 4 C 5 D 6 ENP 7 ENT 10 CLK 2 LOAD 9 CLR 1 QA 14 QB 13 QC 12 QD 11 RCO 15 74LS04 2 1 "1" QC QB QA cp QD 74161 A 3 B 4 C 5 D 6 ENP 7 ENT 10 CLK 2 LOAD 9 CLR 1 QA 14 QB 13 QC 12 QD 11 RCO 15 A 7400 1 2 3

计数功能。若引入适当反馈就可构成模10以内的任意进制计数器。现以七进制(N=7)为 例说明如何构成任意进制计数器。 例2用74LS290构成模N-7计数器 1D反清0法：计数到N,异步清“0 5x=S,=9g22=018421码)】 1 2.202c28=1010(5421码) 下图7-2(a)是以5421码形式设计的七进制计数器，若用8421码形式，则需加逻辑门 (2)反馈置数法：计数到N-1,异步置9 下图7-2(b)是以8421码形式构成的七进制计数器逻辑图。 一片741S290可实现模N≤10的任意进制计数。 74829 (a)反馈清零法 (b)反馈置数法 图7-2用74LS290构成模N=7计数器 二)计数器的级联 上面介绍的计数器的计数能力是有限的， 一只十进制计数器只能表示0~9十个数，而 只十六进制计数器最多也只能表示0一15十六个数。在实际应用中，需计的数往往很大。 位数是不够的，往往要用到四位、五位甚至七、八位。解决这个问题的办法是把几只相同的 计数器级联起来。 例3试用十六讲制计数器741S161设计模N=99计数器 此时需用两只74L5161级联，若只要求输出连续二进制码，此时低位计数器没有改变原 有进制，可以直接使用其进位脉冲输出端作为其级联信号。161时异步清零，应在输出0110 0011(99对应的二进制码)时清零，电路如图7-3。状态循环为：00-01-一-0吓-10 -62-00,可知低位（个位）161在状态由下-0时，应当向高位进位

计数功能。若引入适当反馈就可构成模 10 以内的任意进制计数器。现以七进制（N=7）为 例说明如何构成任意进制计数器。 例 2 用 74LS290 构成模 N=7 计数器 （1）反馈清“0”法：计数到 N，异步清“0”       = = = = （ 码） 码） 1010 5421 0111(8421 7 A D C B D C B A N Q Q Q Q Q Q Q Q S S 下图 7-2（a）是以 5421 码形式设计的七进制计数器，若用 8421 码形式，则需加逻辑门， 故不可取。 （2）反馈置数法：计数到 N-1，异步置 9 下图 7-2（b）是以 8421 码形式构成的七进制计数器逻辑图。 一片 74LS290 可实现模 N≤10 的任意进制计数。 （a）反馈清零法 (b)反馈置数法 图 7-2 用 74LS290 构成模 N=7 计数器 (三)计数器的级联 上面介绍的计数器的计数能力是有限的，一只十进制计数器只能表示 0～9 十个数，而一 只十六进制计数器最多也只能表示 0～15 十六个数。在实际应用中，需计的数往往很大。二 位数是不够的，往往要用到四位﹑五位甚至七﹑八位。解决这个问题的办法是把几只相同的 计数器级联起来。 例 3 试用十六进制计数器 74LS161 设计模 N=99 计数器。 此时需用两只 74LS161 级联，若只要求输出连续二进制码，此时低位计数器没有改变原 有进制，可以直接使用其进位脉冲输出端作为其级联信号。161 时异步清零，应在输出 0110 0011（99 对应的二进制码）时清零，电路如图 7-3。状态循环为：00-01- -┈ -0F-10- ┈- -62-00,可知低位（个位）161 在状态由 F-0 时，应当向高位进位。 CP1 CP2 74LS290 A 10 B 11 R0(1) 12 R0(2) 13 R9(1) 1 R9(2) 3 QA 9 QB 5 QC 4 QD 8 进进 CP1 CP2 U? 74LS290 A 10 B 11 R0(1) 12 R0(2) 13 R9(1) 1 R9(2) 3 QA 9 QB 5 QC 4 QD 8 进进进进 CP +5V +5V 74LS160 A 3 B 4 C 5 D 6 ENP 7 ENT 10 CLK 2 LOAD 9 CLR 1 QA 14 QB 13 QC 12 QD 11 RCO 15 74LS160 A 3 B 4 C 5 D 6 ENP 7 ENT 10 CLK 2 LOAD 9 CLR 1 QA 14 QB 13 QC 12 QD 11 RCO 15 1 74LS20 2 4 5 6 A 74LS00 1 2 3 B 74LS00 4 5 6 C 74LS00 9 10 8

图7-3模99计数器一—反馈清零法 图中的S触发器的作用是提高复位的可靠性，避免由于器件参数的离散性造成的复位 不可靠错误。电路的工作原理由读者自行分析。若改变与非门74LS20输入端反馈连接线。 就可获得任意进制计数器 用反馈清“0”法设计的计数器存在一个毛刺。它正是靠这一毛刺来修正模值的，为避免 计数毛刺，可采用反馈置数法。 例4用反馈置数法设计模N=99计数器（器件选用74LS161) 用反馈苦数法设计模N计数器，有两种计数序列可供洗择 种是将(N1)进行二进制分解后，取出所有为“1”位“与非”后加到LD端，且令 予置数DCBA=O00 因16<(991)<162，故用两只74LS161级联，将模值98化为二进制数 (01100010)2,故反馈函数为 F=% 所设计的模99计数器如图74所示 第二种选取计数序列的方法是使用最后N个计数值，用O。作为反馈控制，并且同步予 置N的补数(16-N),K=2,N=99。因256-99=157=(10011101)2，所以在并行数据 输入端置代码1,161,1,1,31,1。=10011101。由此设计得到的模99计数器如图7-5所示。该 计数器的计数序列是10011101到111山，恰为模99计数，改变1，一1。的数据，则可改 变计数器的模，故而可实现可编程计数器

图 7-3 模 99 计数器——反馈清零法 图中的 RS 触发器的作用是提高复位的可靠性，避免由于器件参数的离散性造成的复位 不可靠错误。电路的工作原理由读者自行分析。若改变与非门 74LS20 输入端反馈连接线， 就可获得任意进制计数器。 用反馈清“0”法设计的计数器存在一个毛刺。它正是靠这一毛刺来修正模值的，为避免 计数毛刺，可采用反馈置数法。 例 4 用反馈置数法设计模 N=99 计数器（器件选用 74LS161） 用反馈置数法设计模 N 计数器，有两种计数序列可供选择。 一种是将（N-1）进行二进制分解后，取出所有为“1”位“与非”后加到 LD 端，且令 予置数 DCBA=0000 因 1 16 ﹤（99-1）﹤ 2 16 ， 故用两只 74LS161 级联，将模值 98 化为二进制数 2 (01100010) ,故反馈函数为 Ｆ＝ 6 5 1 y y y 所设计的模 99 计数器如图 7-4 所示。 第二种选取计数序列的方法是使用最后Ｎ个计数值，用 Oc 作为反馈控制，并且同步予 置Ｎ的补数（ K 16 －Ｎ），Ｋ＝2，N=99。因 256-99=157= 2 (10011101) ，所以在并行数据 输入端置代码 7 6 5 4 3 2 1 0 I I I I I I I I =10011101。由此设计得到的模 99 计数器如图 7-5 所示。该 计数器的计数序列是 10011101 到 11111111，恰为模 99 计数，改变 7 I ～ 0 I 的数据，则可改 变计数器的模，故而可实现可编程计数器。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 +5V CP +5V +5V 74LS161 A 3 B 4 C 5 D 6 ENP 7 ENT 10 CLK 2 LOAD 9 CLR 1 QA 14 QB 13 QC 12 QD 11 RCO 15 74LS161 A 3 B 4 C 5 D 6 ENP 7 ENT 10 CLK 2 LOAD 9 CLR 1 QA 14 QB 13 QC 12 QD 11 RCO 15 74LS20 1 2 4 5 6

图7-4模99计数器一一反馈置数法 基 7s16 7Ls16 图75模99计数器—一可编程计数器 四、实验内容 1.分别用器件74LS161和74LS163设计一个模N=8的加法计数器。画出计数器逻辑图， 并在ALTERA公司的MAX+PLUSⅡ软件上仿真结果，比较两种设计电路的异同。 2.分别用反馈清“0”和反馈置数法设计一个十进制的模N=24加法计数器，并在 MAX+PLUSⅡ软件上比较两种方法的仿真结果，得出结论。 五、实验报告 详细分析实验结果。总结各种计数器在使用上的异同点，总结实现N进制计数器的不同 方法

图 7-4 模 99 计数器——反馈置数法 图 7-5 模 99 计数器——可编程计数器 四、实验内容 1． 分别用器件 74LS161 和 74LS163 设计一个模 N=8 的加法计数器。画出计数器逻辑图， 并在 ALTERA 公司的 MAX+PLUSⅡ软件上仿真结果，比较两种设计电路的异同。 2． 分别用反馈清“0”和反馈置数法设计一个十进制的模 N=24 加法计数器，并在 MAX+PLUSⅡ软件上比较两种方法的仿真结果，得出结论。 五、实验报告 详细分析实验结果。总结各种计数器在使用上的异同点，总结实现 N 进制计数器的不同 方法。 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y2 Y1 Y3 Y4 Y5 Y6 Y7 +5V CP CP 74LS161 A 3 B 4 C 5 D 6 ENP 7 ENT 10 CLK 2 LOAD 9 CLR 1 QA 14 QB 13 QC 12 QD 11 RCO 15 74LS161 A 3 B 4 C 5 D 6 ENP 7 ENT 10 CLK 2 LOAD 9 CLR 1 QA 14 QB 13 QC 12 QD 11 RCO 15 74LS00 1 2 3