《数字电路与逻辑设计》课程实验指导（数字电路实验）实验五 触发器及其应用

实验五触发器及其应用 实验目的 (一)熟悉常用的TTL及CMOS触发器的基本结构及逻辑 (二)掌握触发器的正确使用方法 二、实验设备 (一)电子技术实验箱 (二)组件74LS0074LS2074LS7474LS7574LS112 3、 实验原理 触发器是具有记忆功能、能存储数字信号的最常用的一种基本单元电路。是组 成时序逻辑电路的主要元件。在数字系统和计算机中有着广泛的应用。触发器按逻 辑功能可分为RS触发器、D触发器、K触发器和T触发器。按电路结构可分为 钟控式、维持阻塞式、主从式和边沿触发式。 RS触发器具有置0、置1及保持的功能，但存在RS=0的约束条件。K触发 器是最主要的触发器之一，它的特性方程为Q=JQ”+KQ,它具有置0、置1 和翻转的功能。D触发器是一种边沿触发器，它广泛应用与数据锁存、控制电路中， 是组成移位、计数和分频电路的基本逻辑单元，它的特性方程是Q+=D。 钟控式触发器属于电平触发方式，因此存在空翻现象，不能用计数器或移位寄 存器，它用于CP=1期间输入信号不变化的那些场合。维持阻塞型和边沿触发器能 避免空翻，实现“一次操作”的触发器。是日前广泛使用的轴发翠类型。主从触发 器属于下降沿触发的触发器，在使用主从型触发器时需注意得失，在CP=1期间， 如果输入信号发生了变化（如干扰引起的），主触发器也发生类似空翻现象，从而 使触发发生误动作。因此规定输入信号只允许在CP-0期间变化，而不允许在CP=1 期间变化，这给使用带来一些限制。 四、实验内容与步骤 (一)基本S触发器的构成和逻辑功能的测试 (1)用74LS00中的两个与非门，按图5-1所示的电路接成基本RS触发器 图5-1 (2)按表要求51，改变R和S,观察和记录Q和O的状态

实验五 触发器及其应用 一、 实验目的 （一） 熟悉常用的 TTL 及 CMOS 触发器的基本结构及逻辑 （二） 掌握触发器的正确使用方法 二、 实验设备 （一） 电子技术实验箱 （二） 组件 74 LS00 74LS20 74LS74 74LS75 74LS112 三、 实验原理 触发器是具有记忆功能、能存储数字信号的最常用的一种基本单元电路。是组 成时序逻辑电路的主要元件。在数字系统和计算机中有着广泛的应用。触发器按逻 辑功能可分为 RS 触发器、D 触发器、JK 触发器和 T 触发器。按电路结构可分为 钟控式、维持阻塞式、主从式和边沿触发式。 RS 触发器具有置 0、置 1 及保持的功能，但存在 RS=0 的约束条件。JK 触发 器是最主要的触发器之一，它的特性方程为 Qn+1=J n Q + K Qn，它具有置 0、置 1 和翻转的功能。D 触发器是一种边沿触发器，它广泛应用与数据锁存、控制电路中， 是组成移位、计数和分频电路的基本逻辑单元，它的特性方程是 Qn+1=D。 钟控式触发器属于电平触发方式，因此存在空翻现象，不能用计数器或移位寄 存器，它用于 CP=1 期间输入信号不变化的那些场合。维持阻塞型和边沿触发器能 避免空翻，实现“一次操作”的触发器，是目前广泛使用的触发器类型。主从触发 器属于下降沿触发的触发器，在使用主从型触发器时需注意得失，在 CP=1 期间， 如果输入信号发生了变化（如干扰引起的），主触发器也发生类似空翻现象，从而 使触发发生误动作。因此规定输入信号只允许在 CP=0 期间变化，而不允许在 CP=1 期间变化，这给使用带来一些限制。 四、 实验内容与步骤 (一) 基本 RS 触发器的构成和逻辑功能的测试 (1) 用 74LS00 中的两个与非门,按图 5-1 所示的电路接成基本 RS 触发器 图 5-1 (2) 按表要求 5-1,改变 R 和 S ,观察和记录 Q 和 Q 的状态

0 0 0 1 0 1 表5-1 (二)K触发器的功能测试 ()异步置位和复位功能的测试 按表5-2要求，改变PR和CLR,观察和记录Q和Q的状态 CP PR CLR 0 十 + 0 1 × 0 × + 0 表5-2 (2)JK触发器功能测试 由K触发器的异步置位和复位端分别将触发器的初始状态Q预置为0态和1 态，当人、k端为表所示的状态时，在CK端加上单次脉冲，用发光二极管01 显示电路分别测量触发器Q端所对应的状态Q,将测量结果记录于表53 中。 输入端 触发器状态 K 初态(Q) 次态(O=1) 0 0 0(RD-0) 1(5D=0) 0 0 1 0」 1 0 1

R S Q Q 0 0 0 1 1 0 1 1 表 5-1 (二) JK 触发器的功能测试 (1) 异步置位和复位功能的测试 按表 5-2 要求,改变 PR 和 CLR,观察和记录 Q 和 Q 的状态. CP J K PR CLR Q Q ╳ ╳ ╳ 0 1 ╳ ╳ ╳ 1 0 ╳ ╳ ╳ 0 0 表 5-2 （2）JK 触发器功能测试 由 JK 触发器的异步置位和复位端分别将触发器的初始状态 Qn 预置为 0 态和 1 态，当 J、k 端为表所示的状态时，在 CK 端加上单次脉冲,用发光二极管 0-1 显示电路分别测量触发器 Q 端所对应的状态 Qn=1，将测量结果记录于表 5-3 中。 输入端 触发器状态 J K 初态（Qn） 次态（Qn=1） 0 0 0( R D=0) 1( S D=0) 0 1 0 1 1 0 0 1 1 1 0 1

表5-3 (2)当J=1,K=1时，由CP端加上连续脉冲，用双踪示波器观察CP端和Q的 波形，比较两个脉冲的重复和频率的关系，并将观测的波形纪录与表54 中。 CP端 Q端 表5-4 (三)D触发器(74LS74)的功能测试 (1)异步置位和复位逻辑功能的测试 选择74LS74双D触发器的任一个D触发器，按表5-5要求，改变PR和CLR 观察和记录Q和O的状态。 CP 0 PR CLR 0 0 1 0 表55 (2)D触发器逻辑功能的测试 将任一D触发器D端处于0态，触发器预置1态（初态Q=1),在CP端 接上单次脉冲，测量触发器Q端和Q所对应的状态Q,将测量结果纪录与表 5-6中： 再将任一D触发器D端处于1态，触发器预置0态（初态Q=0),在CP 端接上单次脉冲，测量触发器Q端和。所对应的状态Q=,将测量结果纪录与 表5-6中。 D端 0态 1态 初态0 Q=1(PR=0) Q=0(CLR=0) CP端 Q 次态Q1 表5-6 (四)触发器应用

表 5-3 (2) 当 J=1,K=1 时，由 CP 端加上连续脉冲，用双踪示波器观察 CP 端和 Q 的 波形，比较两个脉冲的重复和频率的关系，并将观测的波形纪录与表 5-4 中。 CP 端 Q 端 表 5-4 (三) D 触发器(74LS74)的功能测试 （1） 异步置位和复位逻辑功能的测试 选择 74LS74 双 D 触发器的任一个 D 触发器，按表 5-5 要求,改变 PR 和 CLR, 观察和记录 Q 和 Q 的状态。 CP D PR CLR Q Q ╳ ╳ 0 0 ╳ ╳ 0 1 ╳ ╳ 1 0 表 5-5 (2)D 触发器逻辑功能的测试 将任一 D 触发器 D 端处于 0 态，触发器预置 1 态（初态 Qn=1）,在 CP 端 接上单次脉冲，测量触发器 Q 端和 Q 所对应的状态 Qn=1，将测量结果纪录与表 5-6 中； 再将任一 D 触发器 D 端处于 1 态，触发器预置 0 态（初态 Qn=0）,在 CP 端接上单次脉冲，测量触发器 Q 端和 Q 所对应的状态 Qn=1，将测量结果纪录与 表 5-6 中。 D 端 0 态 1 态 初态 Qn Qn=1(PR=0) Qn=0(CLR=0) CP 端 Q Q Q Q 次态 Qn+1 表 5-6 （四）触发器应用

1、 串行数值比较器 用JK触发器74LS112和一片或非门74LS02组成串行数值比较器电路。数据 输入为A,和B,输出为比较结果。若A=B,Q2=l,数据可逐位串行比较下去，直 至A≠B时为止。此时，若A》B,则Q=L,若A(B,则Q=1。通过清零后再 进行比较。时钟用单次脉冲，比较结果Q1、Q2、Q用LED显示灯显示。将实验结 果用真值表表示，并分析说明电路工作原理。 2、 抢答器 图5-3使用4D锁存器74LS75和门电路构成的四人抢答器。当主持人将按纽 按下时，四指示灯全灭，开始抢答，四人中只有最先抢答者的指示灯亮。分析电路 的工作原理。 头头 74LS20 6886 日6日查 日合日古 P 图5-3四路抢答器 五、 思考题 1、 在串行数值比较器中，当一次比较结束后，为什么要清零后再继 续进行比较，可否不清零就进行比较，为什么？ 2、 你试用其它器件设计出抢答器

1、 串行数值比较器 用 JK 触发器 74LS112 和一片或非门 74LS02 组成串行数值比较器电路。数据 输入为 Ai 和 Bi，输出为比较结果。若 Ai=Bi，Q2=1,数据可逐位串行比较下去，直 至 Ai≠Bi 时为止。此时，若 Ai〉Bi，则 Q1=1,若 Ai〈Bi，则 Q3=1。通过清零后再 进行比较。时钟用单次脉冲，比较结果 Q1、Q2、Q3 用 LED 显示灯显示。将实验结 果用真值表表示，并分析说明电路工作原理。 2、 抢答器 图 5-3 使用 4D 锁存器 74LS75 和门电路构成的四人抢答器。当主持人将按钮 按下时，四指示灯全灭，开始抢答，四人中只有最先抢答者的指示灯亮。分析电路 的工作原理。 五、 思考题 1、 在串行数值比较器中，当一次比较结束后，为什么要清零后再继 续进行比较，可否不清零就进行比较，为什么？ 2、 你试用其它器件设计出抢答器