《通信集成电路设计》课程教学课件（PPT讲稿）数字电路设计中的基本概念

T支-ALlLAOTONG内容提要建立时间和保持时间FPGA中的竞争和冒险现象如何处理毛刺清除和置位信号触发器和锁存器2025/12/3

内容提要 ◼ 建立时间和保持时间 ◼ FPGA中的竞争和冒险现象 ◼ 如何处理毛刺 ◼ 清除和置位信号 ◼ 触发器和锁存器 2025/12/3 2

大T支.ALAOTONG建立时间和保持时间建立时间：建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间保持时间：保持时间（holdtime）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间2025/12/3

建立时间和保持时间 ◼ 建立时间：建立时间（setup time）是 指在触发器的时钟信号上升沿到来以前， 数据稳定不变的时间 ◼ 保持时间：保持时间（hold time）是 指在触发器的时钟信号上升沿到来以后， 数据稳定不变的时间 2025/12/3 3

1900T支-ALJAOTONG数据Xtsu* th 时钟th:保持时间tsu建立时间2025/12/3

2025/12/3 4

大T支"ALAOTONGexample关于建立时间保持时间的考虑题目：时钟周期为工，触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max，最小为T2min。问：触发器D2的建立时间T3和保持时间T4应满足什么条件？2025/12/35

example ◼ 关于建立时间保持时间的考虑 ◼ 题目：时钟周期为T，触发器D1的建立 时间最大为T1max，最小为T1min。组 合逻辑电路最大延迟为T2max，最小为 T2min。问：触发器D2的建立时间T3 和保持时间T4应满足什么条件？ 2025/12/3 5

-A分析LAOTONGTffpd：触发器输出的响应时间，也就是触发器的输出在clk时钟上升沿到来之后多长的时间内发生变化并且稳定，也可以理解为触发器的输出延时。Tcomb：触发器的输出经过组合逻辑所需要的时间，也就是题自中的组合逻辑延迟。Tsetup：建立时间Thold：保持时间Tclk：时钟周期建立时间容限：相当于保护时间，这单要求建立时间容限大于等于0。保持时间容限：保持时间容限也要求大于等于0。2025/12/36

分析 ◼ Tffpd：触发器输出的响应时间，也就是触发器的输 出在clk时钟上升沿到来之后多长的时间内发生变化 并且稳定，也可以理解为触发器的输出延时。 ◼ Tcomb：触发器的输出经过组合逻辑所需要的时间， 也就是题目中的组合逻辑延迟。 ◼ Tsetup：建立时间 ◼ Thold：保持时间 ◼ Tclk：时钟周期 ◼ 建立时间容限：相当于保护时间，这里要求建立时 间容限大于等于0。 ◼ 保持时间容限：保持时间容限也要求大于等于0。 2025/12/3 6

1900-ALT支图1JAOTONGTclkelk触发器D1输出Tifpd组合逻辑延迟Tcom触发器D2输入建立时Tsetup闸容限2025/12/3

图 1 2025/12/3 7

大T支"ALAOTONG建立时间由上图可知，建立时间容限=TclkTffpd(max)-Tcomb(max)-Tsetup，根据建立时间容限≥0，也就是Tclk-Tffpd(max)-Tcomb(max)-Tsetup≥0,可以得到触发器D2的Tsetup≤Tclk-Tffpd(max)-Tcomb(max)，由于题目没有考虑Tffpd，所以我们认为Tffpd=0，于是得到Tsetup≤T-T2maX。2025/12/3R

建立时间 ◼ 由上图可知，建立时间容限＝Tclk￾Tffpd(max)-Tcomb(max)-Tsetup，根 据建立时间容限≥0，也就是Tclk￾Tffpd(max)-Tcomb(max)-Tsetup≥0， 可以得到触发器D2的Tsetup≤Tclk￾Tffpd(max)-Tcomb(max)，由于题目 没有考虑Tffpd，所以我们认为Tffpd＝ 0，于是得到Tsetup≤T-T2max。 2025/12/3 8

1900-AL大T支图2JRAOTONG-Tclkclk触发器D1输出Ttfpd-组合逻辑延迟Tcomb触发器D2输入保持时Thold间容限2025/12/3O

图2 2025/12/3 9

AT支"AL保持时间OTONG由上图可知，保持时间容限+Thold=Tffpdmin)+Tcomb(min），所以保持时间容限=Tffpd(min)+Tcomb（min)-Thold，根据保持时间容限≥0，也就是Tffpd(min)+Tcomb(min)-Thold≥0可以得到触发器D2的Thold≤Tffpd(min)+Tcomb(min)由于题目没有考虑Tffpd，所以我们认为Tffpd=0，手是得到Thold≤T2min。关于保持时间的理解就是，在触发器D2的输入信号还处在保持时间的时候，如果触发器D1的输出已经通过组合逻辑到达D2的输入端的话，将会破坏D2本来应该保持的数据。2025/12/310

保持时间 ◼ 由上图可知，保持时间容限+Thold＝ Tffpd(min)+Tcomb(min)，所以保持时间容 限＝Tffpd(min)+Tcomb(min)-Thold，根据 保持时间容限≥0，也就是 Tffpd(min)+Tcomb(min)-Thold≥0可以得到 触发器D2的Thold≤Tffpd(min)+Tcomb(min)， 由于题目没有考虑Tffpd，所以我们认为 Tffpd＝0，于是得到Thold≤T2min。关于保 持时间的理解就是，在触发器D2的输入信号 还处在保持时间的时候，如果触发器D1的输 出已经通过组合逻辑到达D2的输入端的话， 将会破坏D2本来应该保持的数据。 2025/12/3 10

大T支"AL结论OTONC建立时间：触发器在时钟沿来到前，其数据输入端的数据必须保持不变的时间：决定了触发器之间的组合逻辑的最大延迟.保持时间：触发器在时钟沿来到后，其数据输入端的数据必须保持不变的时间决定了触发器之间的组合逻辑的最小延迟.2025/12/311

结论 ◼ 建立时间：触发器在时钟沿来到前，其 数据输入端的数据必须保持不变的时间; 决定了触发器之间的组合逻辑的最大延 迟. ◼ 保持时间：触发器在时钟沿来到后，其 数据输入端的数据必须保持不变的时间. 决定了触发器之间的组合逻辑的最小延 迟. 2025/12/3 11