《通信集成电路设计》课程教学课件（PPT讲稿）代码编写技术

前言心本章搜集整理了常用的代码编写规范和代码编写技巧熟练掌握这些实战经验，可以提高HDL代码的质量，增强可读性、可移植性和可复用性。同时减少不必要的代码编写与功能仿真或代码编写与综合过程的反复。2025/12/32

2025/12/3 2 前言 ❖本章搜集整理了常用的代码编写规范和代码编写 技巧熟练掌握这些实战经验，可以提高HDL代码 的质量，增强可读性、可移植性和可复用性。 ❖同时减少不必要的代码编写与功能仿真或代码编 写与综合过程的反复

代码编写的基本准则（1）在总体设计时尽可能采用比较规整的设计结构。时钟域要尽可能少的规模大小要比较一致，并要求所有的模块都要用寄存器锁存输出。心（2）整个设计团队应事先约定一致的代码编写风格。如一致的命名约定，据通道处理结构和状态机实现方法等。（3）尽可能增强代码的可读性。比如采用有意义的信号名能多地采用注释行使得代码可读性大大增强：（4）尽可能采用简单的语言结构和数据类型来实现设计。2025/12/33

2025/12/3 3 代码编写的基本准则 ❖ (1)在总体设计时尽可能采用比较规整的设计结构。时钟域要尽可能 少的规模大小要比较一致，并要求所有的模块都要用寄存器锁存输 出。 ❖ (2)整个设计团队应事先约定一致的代码编写风格。如一致的命名约 定，据通道处理结构和状态机实现方法等。 ❖ (3)尽可能增强代码的可读性。比如采用有意义的信号名能多地采用 注释行使得代码可读性大大增强。 ❖ (4)尽可能采用简单的语言结构和数据类型来实现设计

内容提要基本编码方法X可移植编码时钟和reset信号处理可综合编码可综合划分方法心存储器2025/12/3

2025/12/3 4 内容提要 ❖基本编码方法 ❖可移植编码 ❖时钟和reset信号处理 ❖可综合编码 ❖可综合划分方法 ❖存储器

关于HDL语言VHDLVerilogSystemCSystem Verilog心代码编写的评价2025/12/35

2025/12/3 5 关于HDL语言 ❖VHDL ❖Verilog ❖System C ❖System Verilog ❖代码编写的评价

VHDL数据类型丰富层次结构性串行性与并行性心支持结构描述和行为描述2025/12/36

2025/12/3 6 VHDL ❖数据类型丰富 ❖层次结构性 ❖串行性与并行性 ❖支持结构描述和行为描述

Verilog能形式化地表示电路的结构和行为能够在多个层次上对所设计的系统加以描述VerilogHDL具有混合建模能力心用户定义原语（UDP）创建的灵活性2025/12/3

2025/12/3 7 Verilog ❖能形式化地表示电路的结构和行为 ❖能够在多个层次上对所设计的系统加以描述 ❖Verilog HDL具有混合建模能力 ❖用户定义原语(UDP)创建的灵活性

硬件描述语言的共同特征表 3-1 VHDL和 Verilog HDL的设计层次及其描述设计层次行为描述结构化描述系统鲜法系统级系统逻料柜图奇有器传输级数翔流阁、真值表、状态机寄价器、ALU、ROM等分模块描述门级布尔方程、真值表逻辑门、触发器，锁存器构成的逻辑图图形逆接关系版图级儿何图形82025/12/3

2025/12/3 8 硬件描述语言的共同特征

硬件描述语言的共同特征心工艺无关性全方位的硬件描述语言语言标准、规范，易于共享和复用2025/12/39

2025/12/3 9 硬件描述语言的共同特征 ❖工艺无关性 ❖全方位的硬件描述语言 ❖语言标准、规范，易于共享和复用

现代数字IC设计的表示方法心系统层算法层心寄存器传输层心逻辑层心电路层2025/12/310

2025/12/3 10 现代数字IC设计的表示方法 ❖系统层 ❖算法层 ❖寄存器传输层 ❖逻辑层 ❖电路层

描述领域心行为领域描述结构领域描述心物理领域描述2025/12/311

2025/12/3 11 描述领域 ❖行为领域描述 ❖结构领域描述 ❖物理领域描述