《通信集成电路设计》课程教学课件（PPT讲稿）第一章 概述（北京交通大学：周晓波）

第一章绪论1.1集成电路概述1.2IC设计技术的发展过程1.3集成电路设计的主要流程1.4硬件描述语言2025/12/3

2025/12/3 2 第一章 绪论 ❖1．1 集成电路概述 ❖1．2 IC设计技术的发展过程 ❖1．3 集成电路设计的主要流程 ❖1．4 硬件描述语言

1.1集成电路概述基本概念>微电子技术及产业的发展>集成电路的战略地位>我国集成电路产业发展的现状2025/12/3

2025/12/3 3 1．1 集成电路概述 ➢基本概念 ➢微电子技术及产业的发展 ➢集成电路的战略地位 ➢我国集成电路产业发展的现状

基本概念心集成电路：IntegratedCircuit，缩写IC心通过一系列特定的加工工艺，将晶体管、二极管等有源器件、电容和电阻等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能2025/12/3

2025/12/3 4 ❖集成电路： ❖Integrated Circuit，缩写IC ❖ 通过一系列特定的加工工艺，将晶体管、二极 管等有源器件、电容和电阻等无源器件，按照 一定的电路互连，“集成”在一块半导体单晶 片（如硅或砷化镓）上，封装在一个外壳内， 执行特定电路或系统功能 基本概念

区882AA乐2-封装好的集成电路

2025/12/3 5 封装好的集成电路

集成电路的发展历史心电子管阶段半导体分立元件阶段心集成电路阶段2025/12/3

2025/12/3 6 集成电路的发展历史 ❖电子管阶段 ❖半导体分立元件阶段 ❖集成电路阶段

基本概念集成度心特征尺寸ASIC2025/12/3

2025/12/3 7 基本概念 ❖集成度 ❖特征尺寸 ❖ASIC

集成度每块集成电路芯片中包含的元器件的数目衡量集成电路发展水平的一个重要指标2025/12/3

2025/12/3 8 ⚫ 集成度 ◆ 每块集成电路芯片中包含的元器件的数目 衡量集成电路发展水平的一个重要指标

特征尺寸特征尺寸通常是指集成电路中半导体器件的最小尺度。如：MOSFET的最小沟道长度或双极晶体管中的最小基区宽度。它是衡量集成电路加工和设计水平的重要参数，特征尺寸越小，加工精度越高，可能达到的集成度也越大，性能越好。2025/12/3

2025/12/3 9 ⚫ 特征尺寸 特征尺寸通常是指集成电路中半导体 器件的 最小尺度。如：MOSFET的最小沟道长度或双极 晶体管中的最小基区宽度。 它是衡量集成电路加工和设计水平的重要参数，特征尺寸越小， 加工精度越高，可能达到的集成度也越大，性能越好

全定制ASIC全定制ASIC是利用集成电路的最基本设计方法（不使用现有库单元），对集成电路中所有的元器件进行精工细作的设计方法。全定制设计可以实现最小面积，最佳布线布局最优功耗速度积，得到最好的电特性。该方法尤其适宜于模拟电路，数模混合电路以及对速度、功耗、管芯面积、其它器件特性（如线性度、对称性、电流容量、耐压等）有特殊要求的场合：或者在没有现成元件库的场合。特点：精工细作，设计要求高、周期长，设计成本昂贵。由于单元库和功能模块电路越加成熟，全定制设计的方法渐渐被半定制方法所取代。在现在的IC设计中，整个电路均采用全定制设计的现象越来越少。2025/12/3

2025/12/3 10 全定制 ASIC ❖ 全定制ASIC是利用集成电路的最基本设计方法（不使用现 有库单元），对集成电路中所有的元器件进行精工细作的 设计方法。全定制设计可以实现最小面积，最佳布线布局、 最优功耗速度积，得到最好的电特性。该方法尤其适宜于 模拟电路，数模混合电路以及对速度、功耗、管芯面积、 其它器件特性（如线性度、对称性、电流容量、耐压等） 有特殊要求的场合；或者在没有现成元件库的场合。 特点：精工细作，设计要求高、周期长，设计成本昂贵。 由于单元库和功能模块电路越加成熟，全定制设计的 方法渐渐被半定制方法所取代。在现在的IC设计中，整个 电路均采用全定制设计的现象越来越少

半定制ASIC半定制设计方法又分成基于标准单元的设计方法和基于门阵列的设计方法。基于标准单元的设计方法是：将预先设计好的称为标准单元的逻辑单元，如与门，或门，多路开关，触发器等按照某种特定的规则排列，与预先设计好的大型单元一起组成ASIC。基于标准单元的ASIC又称为CBIC（Ce11 basedIC)。基于门阵列的设计方法是在预先制定的具有晶体管阵列的基片或母片上通过掩膜互连的方法完成专用集成电路设计。低开发成本、投资、半定制主要适合于开发周期短，风险小的小批量数字电路设计。2025/12/3

2025/12/3 11 半定制 ASIC 半定制设计方法又分成基于标准单元的设计方法和基于门阵 列的设计方法。 基于标准单元的设计方法是：将预先设计好的称为标 准单元的逻辑单元，如与门，或门，多路开关，触发器等， 按照某种特定的规则排列，与预先设计好的大型单元一起 组成ASIC。基于标准单元的ASIC又称为CBIC(Cell based IC)。 基于门阵列的设计方法是在预先制定的具有晶体管阵 列的基片或母片上通过掩膜互连的方法完成专用集成电路 设计。 半定制主要适合于开发周期短，低开发成本、投资、 风险小的小批量数字电路设计