《通信集成电路设计》课程教学课件(PPT讲稿)第五章 常用Verilog语法之三

内容提要1909大T条件语句OTONG循环语句2006-3-
2006-3- 10 2 内容提要 ❖条件语句 ❖循环语句

if_else语句TOTONG1)if(表达式)语句if (a>b)out1=int1;2006-3-
2006-3- 10 3 if_else语句 ❖1)if(表达式)语句 ▪ if (a>b) ▪ out1 = int1;

if_else语句1909TOTONG2)if(表达式)语句1if (a>b)elseout = int1;语句2elseout = int2;2006-3-
2006-3- 10 4 if_else语句 2) if (表达式) 语句1 else 语句2 if (a>b) out = int1; else out = int2;

if_else语句大TTONG3)if(表达式1)if(a>b)语句1;out = int1;else if(a==b)elseif(表达式2)语句2out=int2;elseout=int3;elseif(表达式3)语句32006-3-
2006-3- 10 5 if_else语句 3)if(表达式1) 语句1; else if(表达式2) 语句2 ; else if(表达式3) 语句3 ; if(a>b) out = int1; else if(a==b) out=int2; else out=int3;

if_else语句-ALIST表达式为关系运算或逻辑运算OTONG对表达式进行运算,若为O,X,z,按“假”处理;若为1则按“真”处理分号,else和if配对出现心if和else后面可以包含一个或多个内嵌的操作语句begin...end心允许一定形式的表达式简写方式if(a)=>if(a==1)if(a)=>if(a==0)2006-3-
2006-3- 10 6 if_else语句 ❖表达式为关系运算或逻辑运算 ▪ 对表达式进行运算,若为0,x,z,按“假”处理;若 为1则按“真”处理 ❖分号,else和if配对出现 ❖if和else后面可以包含一个或多个内嵌的操作语 句 ▪ begin . end ❖允许一定形式的表达式简写方式 ▪ if(a) => if (a==1) ▪ if(!a) => if (a==0)

if_else语句1909"ALIST心if的嵌套OTONG在if语句中包含另一个或多个if语句if(expression1)语句1;(内嵌if)if(expression2)语句2;else语句3;(内嵌if)if(expression3)else语句4;else总是与它上面的最近if配对2006-3-
2006-3- 10 7 if_else语句 ❖if的嵌套 ▪ 在if语句中包含另一个或多个if语句 if(expression1) if(expression2) 语句1;(内嵌if) else 语句2; if(expression3) 语句3;(内嵌if) else 语句4; ❖else总是与它上面的最近if配对

大TOTONG问题是最后一个if (a)else属于哪一个if?if (Reset)它是属于第一个if的Q=D;条件(a)还是属于第二个if的条件else(Reset)?在VerilogHDL中已通过将else与最近的没有else的if相关联来解决,即遵守最近匹配原则。2006-3-
2006 - 3 - 10 8 if ( a ) if (Reset) Q=D; else ❖ 问题是最后一个 else属于哪一个if? 它是属于第一个if 的 条件(a )还是属于第 二个if的条件 (Reset)? 在Verilog HDL 中已通过将 else与最近的没有 else 的if相关联来解 决 ,即遵守最近匹配 原则

beginend块1909"ALISTIOTONGif()if ()beginif()语句1if()语句1;endelseelse语句2语句22006-3
2006-3- 10 9 begin end块 if ( ) begin if( ) 语句1 ; end else 语句2 if ( ) if( ) 语句1 ; else 语句2

条件语句(if分支语句)相-else语句:ALIS灯支描述方式:IOTONGif(index>o)//开始外层ifif(表达式)(rega >regb)//开始内层第一层 ifbeginresult = rega;elseresult=o;//结束end内层第一层ifelseelse(index == 0)1Ebeginbeginsdisplay(" Note:Index is zero");endresult = regb;end可以多层嵌套。在嵌套if序列中,else和前面最近的if相关NoteldisplayInd为提高可读性及确保正确关联,使用begin..end块语句指定其作用域。102006-3-
2006-3- 10 10 ❖ 可以多层嵌套。在嵌套if序列中,else和前面最近的if相关。 ❖ 为提高可读性及确保正确关联,使用begin.end块语句指定其作用域。 if (index > 0) // 开始外层 if if (rega > regb) // 开始内 层第一层 if result = rega; else result = 0; // 结束 内层第一层 if else if (index == 0) begin $display(" Note : Index is zero"); result = regb; end else $display(" Note : Index is negative"); if 和 if-else 语句: 描述方式: if (表达式) begin . end else begin . end 条件语句(if分支语句)

条件语句(case分支语句)1909T心多分支选择语句OTONGcase(表达式)endcasecasez(表达式)endcasecasex(表达式)endcase2006-3-
2006-3- 10 11 条件语句(case分支语句) ❖多分支选择语句 ❖case(表达式) endcase ❖casez(表达式) endcase ❖casex(表达式) endcase
按次数下载不扣除下载券;
注册用户24小时内重复下载只扣除一次;
顺序:VIP每日次数-->可用次数-->下载券;
- 北京航空航天大学出版社:《Verilog数字系统设计教程》书籍教材PDF电子版(第二版,编著:夏宇闻).pdf
- 《通信集成电路设计》课程教学课件(PPT讲稿)第六章 常用Verilog语法之四.ppt
- 《通信集成电路设计》课程教学课件(PPT讲稿)数字电路设计中的基本概念.pptx
- 《通信集成电路设计》课程教学课件(PPT讲稿)第四章 常用Verilog语法之二.ppt
- 《通信集成电路设计》课程教学课件(PPT讲稿)第三章 常用Verilog语法之一.ppt
- 《通信集成电路设计》课程教学课件(PPT讲稿)第六章 常用Verilog语法之四.ppt
- 《通信集成电路设计》课程教学课件(PPT讲稿)第二章 Verilog语法的基本概念.ppt
- 《通信集成电路设计》课程教学课件(PPT讲稿)第一章 概述(北京交通大学:周晓波).ppt
- 《通信集成电路设计》课程教学课件(PPT讲稿)第五章 常用Verilog语法之三.ppt
- 《通信集成电路设计》课程教学课件(PPT讲稿)深入理解阻塞非阻塞.ppt
- 《通信集成电路设计》课程教学课件(PPT讲稿)同步状态机设计.ppt
- 《通信集成电路设计》课程教学课件(PPT讲稿)代码编写技术.ppt
- 《通信集成电路设计》课程教学课件(PPT讲稿)数字电路设计中的基本概念.ppt
- 《通信集成电路设计》课程教学资源(文献资料)Quartus使用手册.pdf
- 上海交通大学:《模拟电子技术》课程教学资源(PPT课件)chapter 5 Field-Effect Transistors(FETs).pptx
- 上海交通大学:《模拟电子技术》课程教学资源(PPT课件)chapter 10 Analog intergrated circuits.pptx
- 上海交通大学:《模拟电子技术》课程教学资源(PPT课件)chapter 9 output stages and power amplifiers.pptx
- 上海交通大学:《模拟电子技术》课程教学资源(PPT课件)chapter 8 Feedback.pptx
- 上海交通大学:《模拟电子技术》课程教学资源(PPT课件)chapter 7 Frequency Response.pptx
- 上海交通大学:《模拟电子技术》课程教学资源(PPT课件)chapter 12 Signal generators and waveform-shaping circuit.pptx
