浙江科技大学：《可编程器件EDA技术与实践》课程教学课件（讲稿）第2章 可编程逻辑器件的结构与工作原理 2.3 阵列型高密度可编程逻辑器件CPLD

可编程逻辑器件第二章可编程逻辑器件阵列型高密度可编程逻辑器件CPLDCPLD主要构成可编程逻精宏单元可编程1/0单元可编程连线阵列

可编程逻辑器件 第二章 可编程逻辑器件 可编程I/O单元 可编程连线阵列 可编程逻辑宏单元  e-Business Perspective 阵列型高密度可编程逻辑器件CPLD CPLD主要构成

EE可编程逻辑器件第二章可编程逻辑器件可编程与阵列或阵列多路选择器触发器可编程逻辑宏单元能独立地配置为时序或组合工作方式G

可编程逻辑器件 第二章 可编程逻辑器件 或阵列 多路选择器 可编程 触发器 与阵列 可编程逻辑宏单元 能独立地配置 为时序或组合 工作方式

异步时钟时钟选择逻桥宏单元的优点

可编程逻辑器件 第二章 可编程逻辑器件 “ 隐 埋 ” 触 发 器 多 触 发 器 乘积项共享结构 异 步 时 钟 时 钟 选 逻辑宏单 择 元的优点

E可编程逻辑器件第二章可编程逻辑器件逻辑宏单元结构A至与逻辑阵列MUX1Dg（48项）：VO中0XOR0来自与逻辑阵列由FF1“隐埋”触发FF2器不和输出1D4~项顶g端相连直O接反馈到与CLK1OLMC阵列,增加AR1CLK2了内部资源AR2OESP

可编程逻辑器件 第二章 可编程逻辑器件 逻辑宏单元结构 “隐埋”触发 器不和输出 端相连,直 接反馈到与 阵列,增加 了内部资源

EE可编程逻辑器件第二章可编程逻辑器件宏单元CPLD的乘积项共享乘积项逻辑当输出表达式的与项较多，对应的或门输入端不够用时，可以借助可编程开关共享乘积项选择矩阵乘积项宏单元乘积项逻辑每个宏单元中未使用的乘积项可供其它宏单元使用和共享

可编程逻辑器件 第二章 可编程逻辑器件 CPLD的乘积项共享 当输出表达式的与项 较多，对应的或门输 入端不够用时，可以 借助可编程开关共享 乘积项 每个宏单元中未使用 的乘积项可供其它宏 单元使用和共享

E可编程逻辑器件第二章可编程逻辑器件来自上一个宏单元Preset宏单元乘积项选择乘积项逻辑：矩阵ClockClear可以联合其它单元中的或门使用Preset宏单元乘积项乘积项逻辑选择：矩阵ClockClear到下一个宏单元

可编程逻辑器件 第二章 可编程逻辑器件 可以联合其它单 元中的或门使用

E可编程逻辑器件第二章可编程逻辑器件CPLD中各触发器的时钟可以异步工作时钟信号可以异步清0和异步通过数据选择置位信号可以用器或时钟网络乘积项来控制进行选择

可编程逻辑器件 第二章 可编程逻辑器件 异步清 0 和异步 置位信号可以用 乘积项来控制 时钟信号可以 通过数据选择 器或时钟网络 进行选择 CPLD中各触发器的 时钟可以异步工作

E可编程逻辑器件第二章可编程逻辑器件每个I/O引脚单独地配置CPLD只有少系统的输入信数几个专用号需要锁存输入端可编程I/0单元内部信号到1/O可置为输入、输出、双向工作引脚的接口寄存器输入输入/输出单元简称I0单元或I0C

可编程逻辑器件 第二章 可编程逻辑器件 输入/输出单元简 称I/O单元或IOC 内部信号到I/O 引脚的接口 CPLD只有少 数几个专用 输入端 每个I/O引脚 单独地配置 可置为输入、输 出、双向工作、 寄存器输入 系统的输入信 号需要锁存 可编程I/O单元

E可编程逻辑器件第二章可编程逻辑器件A1A0=00:选择输出极性专用输出组态和输出信号UCCA1A0=01或10：0由逻辑块GLB信来自GLB的OEUccMUXMUX输出号控制11A03A1使能有源上拉电阻A1A0=11:+来自输出布线区8专用输入组态MUXMUX来自输出布线区直通1/oPinAMUX去集总布线区ADCLOCLKOR/LMUXMUXResetLOCLK1A注:表示一个E2COMS单元来自全局复位选择输入组态IOC结构

可编程逻辑器件 第二章 可编程逻辑器件 IOC结构 A1A0=00： 专用输出组态 A1A0=01或 10： 由逻辑块GLB信 号控制 A1A0=11： 专用输入组态 选择输出极性 和输出信号 选择输入组态

E可编程逻辑器件第二章可编程逻辑器件双向I/0引脚PinPinV/O Pin输出缓冲输入缓冲PinDO有寄存器输入的PinV0单元LE双向I/0引脚时钟IV/o Pin反向输出缓冲锁存器输入PinDOPinI0单元I/0单元有三态使能的时钟时钟输出缓冲寄存器输入输出单元输入单元双向单元IOC各种组态

可编程逻辑器件 第二章 可编程逻辑器件 IOC各种组态