西安邮电大学：《数字电路与逻辑设计》课程教学资源（试卷习题）2010数字电路与逻辑设计C卷（试题）

共页第页 年月日 西安邮电学院课程考试试题(C卷) 考试用 (2010- 2011学年度第1学期) 课程名称： 试卷类型： (A、B、C) 考试专业、年级： 题号 二三 四 五 六 七 八 九 总分 得分 阅卷人 分析下图所示译码器电路，给出分析过程，写出F1、2的逻辑 函数表达式。(20分) 二、三态门的逻辑符号如图所示，试用VHDL语言描述此 三态门的逻辑功能(20分) EN 说明：1、除填空愿、图解及特要求外一般不留答题空间

共 页 第 页 说 明 ：1、 除 填空题、图 解及特 要求外 一般 不留答 题空 间。 - 装- 订- 线- - - - 装- 订- 线- - - 西安邮电学院课程考试试题（C 卷） （ 2010 —— 2011 学年度第 1 学期） 课程名称： 试卷类型：（A、B、C） 考试专业、年级： 题号 一 二 三 四 五 六 七 八 九 总分 得分 阅卷人 一、 分析下图所示译码器电路，给出分析过程，写出 F1、F2 的逻辑 函数表达式。（20 分） 二、三态门的逻辑符号如图所示，试用 VHDL 语言描述此 三态门的逻辑功能（20 分） 专业班 级 姓名 学号 年 月 日 考试用

总印 (附答题纸页) 三、 试用四位二迸制同步计数器74LS161及必要的门电路实现0~10 的模11计数器。(20分) 74161 QB CLK COUNTER 四、分析下图所示电路（利用集成移位寄存器74195)的逻辑功能，给 出分析过程，画出状态转换图，设触发器的初始状态QDQCQBQA -0110。(20分) 2。装订试卷，考生答卷时不得拆开或在框外留写标记，否则按零分计

总印 份 （附答题纸 页） 三、试用四位二进制同步计数器 74LS161 及必要的门电路实现 0～10 的模 11 计数器。（20 分） 四、分析下图所示电路（利用集成移位寄存器 74195）的逻辑功能，给 出分析过程，画出状态转换图，设触发器的初始状态ＱDＱＣＱＢＱＡ =0１１０。（20 分） 2． 装 订 试卷 ， 考生 答 卷时 不 得拆 开 或在 框 外留 写 标记 ，否 则 按零分计

共页第页 五、电路如图所示，图中①⑤均为2线4线译码器，完成下列要求： 1)当DC=10时，写出当AB变化时，芯片①、③各个输出端的值 2)分析电路，指出其逻辑功能。 毕即网 鸳 BA 印

共 页 第 页 说 明 ：1、 除 填空题 、图 解及特 要求外 一般 不留答 题空 间。 总印 份 （附答题纸 页） - 装- 订- 线- - - - 装- 订- 线- - - 五 、电路如图所示，图中①~⑤均为 2 线—4 线译码器，完成下列要求： 1）当 DC=10 时，写出当 AB 变化时，芯片①、③各个输出端的值 2）分析电路，指出其逻辑功能。 专业班 级 姓 名 学号

7416/74160真值表 CLRN LDN ENT ENP CLK QD QC QB QA 0000 D C BA 计新 0 保特，RCO二0 保持 3线一8线译码器74138真值表 STA STR A Al X 1 0 0 1 0 0 0 0 74195 Shit Register truth table C CLK K A B C D QB oC QD An 01 1 10 101 0111110 2。装订试卷，考生答卷时不得拆开或在框外留写标记，否则安零分计。 记，否则安零分计

3 线—8 线译码器 74138 真值表 STA STB STC A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 0 X X X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 2 线—4 线译码器真值表 S A1 A0 Y0 Y1 Y2 Y3 1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 2． 装 订 试卷 ， 考生 答 卷时 不 得拆 开 或在 框 外留 写 标记 ，否 则 安零 分 计。 记 ， 否 则 安零 分 计