西安邮电大学：《数字电路与逻辑设计》课程教学资源（试卷习题）2010数字电路与逻辑设计C卷（答案）

共1页第1页 西安邮电学院课程考试试题(C卷) 标准答案 (2010一一2011学年度第一学期) 课程名称：数字电路与逻辑设计 试卷类型：(C) 考试专业、年级：通工09级、光信息09级 电子09级、科技09级 题号一三三四五六七八九总分 得分2020202020 100 -.(20分)F,-∑m0246F,-∑m3s7 .(20分) ibrary ieee; useieee td_logic_1164.all entity tri is port(din:in std logic; en:in std logic; dout:out std_logic); end: architecture one of tri is begin process(din,en) begin if en='1'then dout<=din; else dout<=Z-高阻态 end if; end process; end; 三(20分) 用一片161来设计可以采用清零法和置数法， 注意的是清零时反馈端：置数时反馈端为1011图略 四、(20分) 实现的是模4计数器 说明：1，标准答案务必要正确无误

共 1 页 第 1 页 说 明 ：1。 标 准答案 务必 要正确 无误。 - - 上- 装- 订- 线- 西安邮电学院试题卷标准答案专用纸 - - 密- 封- 装- 订- 线- 西安邮电学院课程考试试题（C 卷） 标准答案 （ 2010 ——2011 学年度第一学期） 课程名称：数字电路与逻辑设计 试卷类型：（C ） 考试专业、年级：通工 09 级、光信息 09 级 电子 09 级、科技 09 级 题号 一 二 三 四 五 六 七 八 九 总分 得分 20 20 20 20 20 100 一．（20 分） F =m(0,2,4,6) 1 F =m(1,3,5,7) 2 二．（20 分） ibrary ieee; use ieee.std_logic_1164.all; entity tri is port(din:in std_logic; en: in std_logic; dout: out std_logic); end; architecture one of tri is begin process(din,en) begin if en='1' then dout<=din; else dout<='Z'; -高阻态 end if; end process; end; 三. （20 分） 用一片 161 来设计 可以采用清零法和置数法， 注意的是清零时反馈端：置数时反馈端为 1011 图略 四、（20 分） 实现的是模 4 计数器 五 、（10 分） 六、（10 分） ，图略

五.(20分 芯片③的Y30Y31Y32Y33管脚分别为0，其他均为1 功能：将2一4线译码器扩展为4一16线译码器

五．（20 分） 芯片③的 Y30 Y31 Y32 Y33 管脚分别为 0，其他均为 1 功能： 将 2－4 线译码器扩展为 4－16 线译码器