《数字电路》课程电子教案（PPT课件讲稿）第五章 集成触发器

第五章集成触发器 前面说过,组合逻辑电路的输出只与 输入有关,时序逻辑电路的输出既与当前 的输入有关,又与以前的历史状态有关。 那么以前的状态在哪里保存? 存在触发器里面,触发器是逻辑电路的基 本记忆单元。 本章学习有关触发器的知识,主要是 基本触发器、D、RS和J-K触发器

第五章 集成触发器 前面说过，组合逻辑电路的输出只与 输入有关，时序逻辑电路的输出既与当前 的输入有关，又与以前的历史状态有关。 那么以前的状态在哪里保存？—— 存在触发器里面，触发器是逻辑电路的基 本记忆单元。 本章学习有关触发器的知识，主要是 基本触发器、D、R-S和 J-K触发器

第一节基本触发器 基本触发器电路简单,但它是所有触发器的基础,它 将输出信号反馈到输入,可以实现对输出状态的锁定。 电路组成和工作原理 SD 触发器通常有互补的两个输 B·Q出Q和/Q,若: Q=1,Q=0称为状态1 Q=0,Q=1称为状态0 下面分析工作原理: (1)RD=0SD=1时 RD A .o=1 Q=0 因输出状态为0,输入RD低有效,可认为是清零 Reset

第一节 基本触发器 基本触发器电路简单，但它是所有触发器的基础，它 将输出信号反馈到输入，可以实现对输出状态的锁定。 一、电路组成和工作原理 SD 触发器通常有互补的两个输 B Q 出 Q 和 /Q，若： Q=1，Q=0 称为状态 1 Q=0，Q=1 称为状态 0 下面分析工作原理： （1）RD= 0 SD=1 时 RD A Q Q =1 Q=0 因输出状态为0，输入RD低有效，可认为是清零 Reset

(2)RD=1SD=0输出状态为1,SD低有效 Q=1 称为置一,Set (3)RD=SD=1 Q和Q互锁,保持不变。 这是触发器的特点:当输入处 于某一状态时,输出保持, (4)RD=SD=0 不受欢迎的状态,因为: Q=Q=1不符合逻辑。 当RD和SD同时由0变1时,次态不定。 A门延迟小时输出为Q=1,Q=0 B门延迟小时输出为Q=0,Q=1

（2）RD=1 SD=0 输出状态为1，SD低有效 Q=1 称为置一，Set Q=0 （3）RD = SD = 1 Q 和 Q 互锁，保持不变。 这是触发器的特点：当输入处 于某一状态时，输出保持。 （4）RD = SD = 0 不受欢迎的状态，因为： Q = Q = 1 不符合逻辑。 当 RD和 SD同时由 0 变 1 时， 次态不定。 A门延迟小时输出为 Q=1，Q=0 B门延迟小时输出为 Q=0，Q=1

二、基本触发器功能的描述 触发器的描述与组合电路的描述类似,但有区别。 最主要的区别就是要反映过去、现在和将来的不同状态。 通常有三种表示方法。 1、状态转移真值表 所谓状态是指不同时刻的输出情况。 状态转移真值表可以说明在输入信号作用下,触发器 下一状态与当前状态之间的关系。或者说是输入信号变化 前后输出状态之间的转换。 基本触发器的状态转移真值表见下图:

二、基本触发器功能的描述 触发器的描述与组合电路的描述类似，但有区别。 最主要的区别就是要反映过去、现在和将来的不同状态。 通常有三种表示方法。 1、状态转移真值表 所谓状态是指不同时刻的输出情况。 状态转移真值表可以说明在输入信号作用下，触发器 下一状态与当前状态之间的关系。或者说是输入信号变化 前后输出状态之间的转换。 基本触发器的状态转移真值表见下图：

RD SD Q Q n+1 注解 RD D Q n+1 0 0清0 0 0 0清0 01010101 置1 1010 Q 001100 置 0 保持 100 0111 保持 SDRD 次态Q00011110 不定 0X1 00

RD SD Qn Qn+1 注解 RD SD Qn+1 0 1 0 0 清0 0 1 0 0 1 1 0 清0 1 0 1 1 0 0 1 置1 1 1 Qn 1 0 1 1 置1 0 0 1* 1 1 0 0 保持 1 1 1 1 保持 SDRD 0 0 0 1* 次态 Qn 00 01 11 10 0 0 1 1* 不定 0 X 1 0 0 1 X 1 1 0

2、特征方程(状态方程) 相当于组合电路的逻辑表达式,但有前后状态的区别 由Qn+1的真值表,可以写出如下表达式: Q叶+1=SD+RDQ=SD+RDQ SD+RD=1约束条件 3、状态转移图 和激励表 R豆 1 D=0 瓦=X B=1 p=1 Sp=X 而=0 Sp=i

2、特征方程（状态方程） 相当于组合电路的逻辑表达式，但有前后状态的区别。 由Qn+1 的真值表，可以写出如下表达式： Qn+1 = SD +RDQn = SD +RDQn SD + RD =1 约束条件 3、状态转移图 和激励表

激励表与真值表相对应,根据状态变化反推输入 基本触发器激励表 状态转移 激励输入 Q n+1 RD D 0 0011 S10 0 101 基本触发器逻辑符号:SD RD

激励表与真值表相对应，根据状态变化反推输入 基本触发器激励表 状态转移 激励输入 Qn Qn+1 RD SD 0 0 X 1 0 1 1 0 1 0 0 1 1 1 1 X 基本触发器逻辑符号：SD Q RD /Q

第二节钟控触发器 基本触发器具有保持功能,输出与输入不象组合电 路那样一一对应,输入同为1,输出可为状态0,也可为 状态1 但基本触发器又与组合电路类似,输入任意时刻发 生变化,输出马上跟着改变 在时序电路中,常常希望输入信号只作为输出变化 的条件,何时开始翻转要由节拍器(时钟)来决定。显 然基本触发器不具有这样的功能 钟控触发器具有按时钟拍节工作的特点,下面我们 看看几种钟控触发器的工作原理

第二节 钟控触发器 基本触发器具有保持功能，输出与输入不象组合电 路那样一一对应，输入同为1，输出可为状态0，也可为 状态 1。 但基本触发器又与组合电路类似，输入任意时刻发 生变化，输出马上跟着改变。 在时序电路中，常常希望输入信号只作为输出变化 的条件，何时开始翻转要由节拍器（时钟）来决定。显 然基本触发器不具有这样的功能。 钟控触发器具有按时钟拍节工作的特点，下面我们 看看几种钟控触发器的工作原理

钟控RS触发器 由右图可见,将基本触 C 发器加以修改,SD和R求B&A & 反,由时钟信号CP控制: CP=1时,完成基本触发器 的功能,只是输入信号比原CP 来反了相位。 & CP=0时,RD和SD都为1 相当基本触发器保持。 S B 可见,CP信号可以决定触发 器的变与不变。 图62-1.钟控BS魈发器

一、钟控RS触发器 由右图可见，将基本触 发器加以修改，SD和RD求 反，由时钟信号CP控制： CP = 1 时，完成基本触发器 的功能，只是输入信号比原 来反了相位。 CP = 0 时，RD和SD都为 1 相当基本触发器保持。 可见，CP信号可以决定触发 器的变与不变

我们根据修改情况,写出基本触发器输入的表达式, 代入基本触发器的特征方程,就可以得到钟控触发器的 方程。 RD=R●CP SD=S●CP 代入后: Q n+1 S+RQ RS=O 表62-1钟控RS触发器状态 表5-2-2钟控RS触发器 转移真值表 激励表 R 0 0 0011 0 101 1 8010 0 90011 0 不定一

我们根据修改情况，写出基本触发器输入的表达式， 代入基本触发器的特征方程，就可以得到钟控触发器的 方程。 RD = R • CP SD = S • CP 代入后： Q n+1 = S + RQn RS = 0