清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）脉冲型异步时序电路的分析与设计

432脉冲型异步时序电路的分析与设计 1分析 A B QA Q 2345678 ID D 2CPL几 X CI C1 R xQ A CP Z=QB 逻辑图 波形图 2021/2/23 作者:清华大学电子工程系罗嵘 第273页

2021/2/23 作者：清华大学电子工程系罗嵘 第273页 4.3.2脉冲型异步时序电路的分析与设计 1.分析 1D R C1 QA A 1D C1 QB B Z 1 x CP QA QB QA Z=QB CP x 1 2 3 4 5 6 7 8 逻辑图 波形图

2设计 可采用与同步时序电路设计的方法,应注意时钟脉冲的选取 例用D触发器设计x1-x2-x3序列检测器(如图425),它有三 个输入x1,x2,x3,一个输出z。x1,x2,x3各为串行的随机 输入信号,并且它们不会有两个或两个以上同时为1,仅在 x1,x2,x3分别依次来正脉冲(即逻辑1)时,输出z才为1, 其它情况z为0 设S为起始状态,未依次接收 序电路 x1,x2,x3来1 S1为首先接收到x1=1; S2为依次接收到x1=1,x2=1; 图4.25 S3为依次接收x1,x2,x3来1 2021/2/23 作者:清华大学电子工程系罗嵘 第274页

2021/2/23 作者：清华大学电子工程系罗嵘 第274页 2.设计 可采用与同步时序电路设计的方法，应注意时钟脉冲的选取 例用D触发器设计x1 -x2 -x3序列检测器（如图4.25），它有三 个输入x1，x2，x3，一个输出z。 x1，x2，x3各为串行的随机 输入信号，并且它们不会有两个或两个以上同时为1，仅在 x1，x2，x3分别依次来正脉冲（即逻辑1）时，输出z才为1， 其它情况z为0 时 序 电 路 z x1 x2 x3 图4.25 设S0为起始状态，未依次接收 x1，x2，x3来1； S1为首先接收到x1=1； S2为依次接收到x1=1， x2=1 ； S3为依次接收x1，x2，x3来1

表438状态表 X1XX 2X3 现下一个状态输 在x1=1x2=1 状时 的x=1出09200200 时|z00-<100 太 010 001100×010100 010 0001 001 状态图 3 0 0 2021/2/23 作者:清华大学电子工程系罗嵘 第275页

2021/2/23 作者：清华大学电子工程系罗嵘 第275页 表 4.38 状态表 现 下一个状态 在 状 态 x1=1 时 x2=1 时 x3=1 时 输 出 z S0 S1 S0 S0 0 S1 S1 S2 S0 0 S2 S1 S0 S3 0 S3 S1 S0 S0 1 x1x2x3 Z=0 S0 010 Z=0 S2 Z=1 S3 Z=0 001 100 S1 100 100 010 001 001 100 010 010 001 状态图

表439状态分配表440代码形式的状态表 状状态代码现在状下一个状态Y2输 态y1|y2态My2=1时x=1时=1时出 Z SSSs 0123 001 0110 000100000 010111000 110100100 10 01 00001 Z=-J1V2 2021/2/23 作者:清华大学电子工程系罗嵘 第276页

2021/2/23 作者：清华大学电子工程系罗嵘 第276页 表 4.39 状态分配 状 状态代码 态 y1 y2 S0 0 0 S1 0 1 S2 1 1 S3 1 0 表 4.40 代码形式的状态表 现在状 下一个状态 Y1Y2 态 y1 y2 x1=1 时 x2=1 时 x3=1 时 输 出 z 00 01 00 00 0 01 01 11 00 0 11 01 00 10 0 10 01 00 00 1 1 2 z = y y

表441(a)Y1转换表 表442(a)CP1真值表 x1=1 x=1[yy2x1=1x2=1x=1 00 0 0 00 00β3 0 01 0 01 0 00 10 101 CP=x,,+x2y2+x2y1+x3v1y2 表443(a)D1真值表 y1y2x1=1x2=1x3=1 00 01 00 D1=y1 0 10 0 0 2021/2/23 作者:清华大学电子工程系罗嵘 第277页

2021/2/23 作者：清华大学电子工程系罗嵘 第277页 表 4.41（a）Y1转换表 y1 y2 x1=1 x2=1 x3=1 00 0 0 0 01 0  0 11   1 10    表 4.42（a）CP1真值表 y1 y2 x1=1 x2=1 x3=1 00 0 0 0 01 0 1 0 11 1 1 0 10 1 1 1 1 1 1 2 2 2 1 3 1 2 CP = x y + x y + x y + x y y 表 4.43（a）D1真值表 y1 y2 x1=1 x2=1 x3=1 00    01  1  11 0 0  10 0 0 0 1 1 D = y

表441(b)Y2转换表 表442(b)CP2真值表 y1y2x1=1 3=1[yiy2x1=1x2=1|x3=1 00 0 0ββ0 00 0 01 B 1001 10 c 0 10 0 0 CP=X,y2+x2v1V2+x3y2 表443(b)D2真值表 y1y2|x1=1x2=1x=1 001中 01φ中 D2=y2 11中 0 00 101 2021/2/23 作者:清华大学电子工程系罗嵘 第278页

2021/2/23 作者：清华大学电子工程系罗嵘 第278页 表 4.41（b）Y2转换表 y1 y2 x1=1 x2=1 x3=1 00  0 0 01 1 1  11 1   10  0 0 表 4.42（b）CP2真值表 y1 y2 x1=1 x2=1 x3=1 00 1 0 0 01 0 0 1 11 0 1 1 10 1 0 0 2 1 2 2 1 2 3 2 CP = x y + x y y + x y 表 4.43（b）D2真值表 y1 y2 x1=1 x2=1 x3=1 00 1   01   0 11  0 0 10 1   2 2 D = y

「& y y2 h y2 C1 IDX 21nC1 ≥1 ≥1 & X 图426脉冲型异步时序电路 2021/2/23 作者:清华大学电子工程系罗嵘 第279页

2021/2/23 作者：清华大学电子工程系罗嵘 第279页 x1 y1 C1 1D 1 1 y x2 x3 1 & 1 & 2 y2 2 y C1 1D z & 图4.26脉冲型异步时序电路

433电位型异步时序电路的分析与设计 1.电位型异步时序电路和流程表 输入信号 22 组合逻辑电路 输出信号 状内 内激 态部 部励 变输 输信 量入 △t 出号 △t yK k 记忆电路 图427异步时序电路结构图 2021/2/23 作者:清华大学电子工程系罗嵘 第280页

2021/2/23 作者：清华大学电子工程系罗嵘 第280页 图4.27异步时序电路结构图       y1 yk Y1 Yk z1 z2 zm x1 x2 xn 内 部 输 入 内 部 输 出 输 入 信 号 输 出 信 号 组合逻辑电路 记忆电路 t1 tk 状 态 变 量 激 励 信 号 4.3.3电位型异步时序电路的分析与设计 1.电位型异步时序电路和流程表

S 表44R-S触发器流程表 Q SR000111 /10 yiyi & 0011111111R Q 2 011101(01d1b S 11110100140 Z1 10 ‖l100aR Z2 Y1Y2(z2Z1) △t 2021/2/23 作者:清华大学电子工程系罗嵘 第281页

2021/2/23 作者：清华大学电子工程系罗嵘 第281页 & & Q Q S R 1 2 & & Q Q S R z2 z1 t2 t1 2 1 表 4.44R－S 触发器流程表 SR y1 y2 00 01 11 10 00 11 11 11 11 01 11 01 01a 11b 11 11 01 00 10c 10 11 11 10 10d Y1 Y2 Y1Y2 (z2z1 ) y1 y2

2分析 写出状态方程和输出方程 列出流程表,标出稳定状态 选定起始状态,画出状态图和波形图 试分析维持阻塞电路。C为时钟端,D为输入信号,两者 不允许同时改变 组合电路 D & & (Y2) Z1(Y1) & △t y1 Y 维持一阻塞电路 △t V2 2 2021/2/23 作者:清华大学电子工程系罗嵘 第282页

2021/2/23 作者：清华大学电子工程系罗嵘 第282页 2.分析 写出状态方程和输出方程 列出流程表，标出稳定状态 选定起始状态，画出状态图和波形图 试分析维持阻塞电路。C为时钟端，D为输入信号，两者 不允许同时改变 维持－阻塞电路 & & Y1 Z2 (Y2 ) t2 t1 D C & & Y2 y1 y2 Z1 (Y1 ) 组合电路