清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）算术逻辑单元图2.2774181型算术逻辑单元逻辑图

算术逻辑单元图22774181型算术逻辑单元逻辑图(p146)自学 表21674181功能表(正逻辑) 功能选择 M=l M=0算术运算 S2STS逻辑运算=1(无进位)C,=0(有进位) 0000F=A F=A F=A加1 000 F=A+B F=A+B F=(A+B)加1 0010F=AB F=A+B F=(A)加1 F=0 F减1(2补表示)F=0 0000 0100F=4B F=A 加 AB F=A加6加1 01F=BF=(A+B加F=(A+B)加加1 10 F=A减B减1 F=A减B F=AB F=减1 000 a+ B F=A加AB F=A加AB加1 F=A加B F=A加B加1 1010F=B F=(A书)加ABF=(A)加AB加 011F=AB F=AB 减 F=AB 1100F=1 F=A加A F=A加A加1 01F=A+B F=(A+B加A F=(A+B)加A加1 10 F=A+B F=A#)加A F=(A4)加A加1 F=A减1 20212/23 作者:清华大学电子工程系罗嵘 第96页

2021/2/23 作者：清华大学电子工程系罗嵘 第96页 表 2.16 74181 功能表（正逻辑） 功能选择 M＝1 M＝0 算术运算 S3 S2 S1 S0 逻辑运算 Cn =1（无进位） Cn = 0（有进位） 0 0 0 0 F = A F=A F=A 加 1 0 0 0 1 F = A + B F=A+B F=(A+B)加 1 0 0 1 0 F = AB F = A + B F=(A+B )加 1 0 0 1 1 F=0 F=减 1（2 补表示） F=0 0 1 0 0 F = AB F=A 加AB F=A 加AB 加 1 0 1 0 1 F = B F=(A+B)加 AB F=(A+B)加 AB 加 1 0 1 1 0 F = A  B F=A 减 B 减 1 F=A 减 B 0 1 1 1 F = AB F= AB 减 1 F= AB 1 0 0 0 F = A + B F=A 加 AB F=A 加 AB 加 1 1 0 0 1 F = A  B F=A 加 B F=A 加 B 加 1 1 0 1 0 F=B F=(A+B )加 AB F=(A+B )加 AB 加 1 1 0 1 1 F=AB F=AB 减 1 F=AB 1 1 0 0 F=1 F=A 加 A F=A 加 A 加 1 1 1 0 1 F = A + B F=(A+B)加 A F=(A+B)加 A 加 1 1 1 1 0 F=A+B F=(A+B )加 A F=(A+B )加 A 加 1 1 1 1 1 F=A F=A 减 1 F=A 算术逻辑单元 图2.27 74181型算术逻辑单元逻辑图（p146） 自学

自学 n+x P G 1 & && &&& && P, G P G P,G P 0U0 图22874182型超前进位扩展器逻辑图 2021/223 作者:清华大学电子工程系罗嵘第97页

2021/2/23 作者：清华大学电子工程系罗嵘 第97页 图2.28 74182型超前进位扩展器逻辑图 1 & 1 & 1 & & 1 & & & 1 & & P G P3 G3 P2 G2 P1 G1 P0 G0 Cn Cn+z Cn+ y Cn+x 自学

74181 G Po Go Cn P,G Cn+ P2 G2 Cn+ P3G PaGC,、P1G PGC. PG 74182 P G 74182 P G (a)32位加法电路 74181 P G n+x n+v n+= P3G PoGe PIG 74182 74182 74182 74182 PI (b)40位加法电路 、图29用74181和74182构成的超前进位加法电路 自学 021/2/23 作者:清华大学电子工程系罗嵘 第98页

2021/2/23 作者：清华大学电子工程系罗嵘 第98页 图2.29 用 74181和74182构成的超前进位加法电路 (a)32位加法电路 (b)40位加法电路 Cn P G C−1 Cn P G Cn P G Cn P G Cn P G Cn P G Cn P G Cn P G Cn+4 Cn+4 Cn+x Cn+ y Cn+z P G P0 G0 P1 G1 P2 G2 P3G3 Cn Cn+x Cn+ y Cn+z P G P0 G0 P1 G1 P2 G2 P3G3 Cn 74182 74182 74181 C−1 Cn P G Cn P G Cn P G Cn P G Cn+x Cn+ y Cn+z P G P0 G0 P1 G1 P2 G2 P3G3 Cn 74182 74181 Cn P G Cn P G Cn P G Cn P G Cn+x Cn+ y Cn+z P G P0 G0 P1 G1 P2 G2 P3G3 Cn 74182 Cn P G Cn P G P0 G0 Cn+x P1 G1 Cn+ y Cn 74182 Cn+x 74182 Cn+ y P0 G0 P1 G1 Cn 自学

累加器 数据输入 数据输入 AE DAB2(52 控制变量 组合电路 ALU(74181) S3, S2,SI So, M) 求和命令 求和命令 累加寄存器 累加寄存器 (时钟) (时钟) 数据输出 数据输出 2020,作者情大电产积系罗之银加器 图230累加器结构图 图231用ALU构成的 第99页

2021/2/23 作者：清华大学电子工程系罗嵘 第99页 图2.30累加器结构图 求和命令 （时钟） 数据输出 数据输入 A B 组合电路 累加寄存器 图2.31用ALU构成的累加器 求和命令 （时钟） 数据输出 数据输入 A B ALU(74181) 累加寄存器 控制变量 (S3 ,S2 ,S1 ,S0 ,M) 累加器