清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）第五章 集成逻辑电路（5-3-3）其它可编程逻辑器件

5.33其它可编程逻辑器件 通用阵列逻辑( General Array logic) 工艺: E2CMOS 擦除方式:加电 基本结构:与或阵列(可编与、固定或) 输出电路结构:OLMC(可编程) 特点:通用性较强 低密度PLD:FPLA,PAL,GAL 高密度PLD:FPGA,EPLD 2021/2/23 作者:清华大学电子工程系罗嵘 第338页

2021/2/23 作者：清华大学电子工程系 罗嵘 第338页 5.3.3其它可编程逻辑器件 •通用阵列逻辑（General Array Logic） 工艺：E2CMOS 擦除方式：加电 基本结构：与或阵列（可编与、固定或） 输出电路结构：OLMC（可编程） 特点：通用性较强 低密度PLD：FPLA，PAL，GAL 高密度PLD：FPGA，EPLD

可擦除的可编程逻辑器件( Erasable programmable Logic device) 工艺: UVCMOS 擦除方式:加电 基本结构:与或阵列(可编与、可编或) 输出电路结构:OLMC(可编程) 特点:功耗低,集成度高(几千门片),信号传输时间短,可 预知 现场可编程门阵列( Field Programmable Gate Array 工艺: CMOS-SRAM 擦除方式:与SRAM相同 基本结构:逻辑单元阵列结构(可编程) 特点:功耗低,集成度高(3万门),信号传输时间不可预 怨 1/2/23 作者:清华大学电子工程系罗嵘 第339页

2021/2/23 作者：清华大学电子工程系 罗嵘 第339页 •可擦除的可编程逻辑器件（Erasable Programmable Logic Device） 工艺：UVCMOS 擦除方式：加电 基本结构：与或阵列（可编与、可编或） 输出电路结构：OLMC（可编程） 特点：功耗低，集成度高（几千门/片），信号传输时间短，可 预知 •现场可编程门阵列（Field Programmable Gate Array） 工艺：CMOS-SRAM 擦除方式：与SRAM相同 基本结构：逻辑单元阵列结构（可编程） 特点：功耗低，集成度高（3万门/片）， 信号传输时间不可预 知