内蒙古科技大学：《数字电子技术》课程教学实验指导书（共八个实验）

前言 电工电子实验是配合相关理论课程教学的一个非常重要的环节，通过实 验能够巩固电工电子基础理论知识，培养学生的实践技能、动手能力和分析 问题及解决问题的能力，启发学生的创新意识并发挥创新思维潜力。 本实验指导书是根据电子技术课程教学的基本要求，在基于天煌教仪的 现代数字电路系统实验箱的基础上编写的电类各专业的实验教学用书，能满 电类专业学生对《电子技术基础（数字部分）》课程实验教学的要求。本书 针对课程特点，根据教学大纲要求，对每个实验的实验目的、实验原理、实 验内容及步骤、设计方法、注意事项等部分进行了详细阐述，实验项目有必 做、选做部分，有设计性和综合性开放实验项目，以适应不同专业学生的实 验要求。将过去的单纯验证性实验转变为基础强化实验：在实验中加强了学 生对实验设计的要求。 本实验指导书由信息学院张春燕主编，由郭文秀主审。由于编者水平有 限，书中难免存在许多不足，敬请读者提出批评和改进意见。 电工电子实验室 2010年3月

I 前 言 电工电子实验是配合相关理论课程教学的一个非常重要的环节，通过实 验能够巩固电工电子基础理论知识，培养学生的实践技能、动手能力和分析 问题及解决问题的能力，启发学生的创新意识并发挥创新思维潜力。 本实验指导书是根据电子技术课程教学的基本要求，在基于天煌教仪的 现代数字电路系统实验箱的基础上编写的电类各专业的实验教学用书，能满 电类专业学生对《电子技术基础（数字部分）》课程实验教学的要求。本书 针对课程特点，根据教学大纲要求，对每个实验的实验目的、实验原理、实 验内容及步骤、设计方法、注意事项等部分进行了详细阐述，实验项目有必 做、选做部分，有设计性和综合性开放实验项目，以适应不同专业学生的实 验要求。将过去的单纯验证性实验转变为基础强化实验；在实验中加强了学 生对实验设计的要求。 本实验指导书由信息学院张春燕主编，由郭文秀主审。由于编者水平有 限，书中难免存在许多不足，敬请读者提出批评和改进意见。 电工电子实验室 2010年3月

目录 实验一TTL集成逻辑门的逻辑功能与参数测试 实验二组合逻辑电路的设计与测试 .8 实验三译码器及其应用 .11 实验四数据选择器及其应用 18 实验五触发器及其应用. 25 实验六计数器及其应用。 实验七移位寄存器及其应用. 37 实验八555定时电路及其应用. .45

II 目录 实验一 TTL集成逻辑门的逻辑功能与参数测试.1 实验二 组合逻辑电路的设计与测试.8 实验三 译码器及其应用.11 实验四 数据选择器及其应用.18 实验五 触发器及其应用.25 实验六 计数器及其应用.31 实验七 移位寄存器及其应用.37 实验八 555定时电路及其应用.45

实验一TTL集成逻辑门的逻辑功能与参数测试 一、实验目的 1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法 2、掌握TTL器件的使用规则 3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法 二、实验原理 本实验采用四输入双与非门74LS20,即在一块集成块内含有两个互相独立的与非 门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图1一1(a)、(b)、() 所示。 R 12 (a) (c) 图1一174LS20逻辑框图、逻辑符号及引脚排列 1、与非门的逻辑功能 与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平 只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。） 其逻辑表达式为Y=AB: 2、TTL与非门的主要参数 (1)低电平输出电源电流Im和高电平输出电源电流I 与非门处于不同的工作状态，电源提供的电流是不同的。I是指所有输入端悬空， 输出端空载时，电源提供器件的电流。【是指输出端空截，每个门各有一个以上的输

1 实验一 TTL集成逻辑门的逻辑功能与参数测试 一、实验目的 1、掌握 TTL 集成与非门的逻辑功能和主要参数的测试方法 2、掌握 TTL 器件的使用规则 3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法 二、实验原理 本实验采用四输入双与非门 74LS20，即在一块集成块内含有两个互相独立的与非 门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图 1－1(a)、(b)、(c) 所示。 (b) （a） (c) 图 1－1 74LS20 逻辑框图、逻辑符号及引脚排列 1、与非门的逻辑功能 与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平； 只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。） 其逻辑表达式为 Y＝ 2、TTL 与非门的主要参数 (1)低电平输出电源电流 ICCL 和高电平输出电源电流 ICCH 与非门处于不同的工作状态，电源提供的电流是不同的。ICCL 是指所有输入端悬空， 输出端空载时，电源提供器件的电流。ICCH 是指输出端空截，每个门各有一个以上的输

入端接地，其余输入端悬空，电源提供给器件的电流。通常I>la,它们的大小标志 着器件静态功耗的大小。器件的最大功耗为Pa=Vclm。手册中提供的电源电流和功 耗值是指整个器件总的电源电流和总的功耗。【c和Ia测试电路如图1一2(a)、(b)所 示。 [注意]：TTL电路对电源电压要求较严，电源电压Vx只允许在+5V士10%的范围 内工作，超过5.5V将损坏器件：低于4.5V器件的逻辑功能将不正常。 +5V (a) (6) (c) (d) 图1一2TTL与非门静态参数测试电路图 (2)低电平输入电流I和高电平输入电流1m I是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的 电流值。在多级门电路中，I相当于前级门输出低电平时，后级向前级门灌入的电流 因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希 望I小些。 Im是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端 的电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其 大小关系到前级门的拉电流负载能力，希望1小些。由于1m较小，难以测量，一般免 于测试。 1n与1m的测试电路如图1-2(c)、(d)所示。 (3)扇出系数N 扇出系数是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参 数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出 系数，即低电平扇出系数NL和高电平扇出系数Nm。通常Imu,故常 以a作为门的扇出系数。 N的测试电路如图1一3所示，门的输入端全部悬空，输出端接灌电流负载R, 2

2 入端接地，其余输入端悬空，电源提供给器件的电流。通常 ICCL＞ICCH，它们的大小标志 着器件静态功耗的大小。 器件的最大功耗为 PCCL＝VCCICCL。手册中提供的电源电流和功 耗值是指整个器件总的电源电流和总的功耗。ICCL 和 ICCH 测试电路如图 1－2(a)、(b)所 示。 [注意]：TTL 电路对电源电压要求较严，电源电压 VCC 只允许在＋5V±10％的范围 内工作，超过 5.5V 将损坏器件；低于 4.5V 器件的逻辑功能将不正常。 (a) (b) (c) (d) 图 1－2 TTL 与非门静态参数测试电路图 (2)低电平输入电流 IiL和高电平输入电流 IiH IiL 是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的 电流值。在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流， 因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希 望 IiL小些。 IiH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端 的电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其 大小关系到前级门的拉电流负载能力，希望 IiH小些。由于 IiH较小，难以测量，一般免 于测试。 IiL与 IiH的测试电路如图 1－2(c)、(d)所示。 (3)扇出系数 NO 扇出系数 NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参 数，TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出 系数，即低电平扇出系数 NOL和高电平扇出系数 NOH。通常 IiH＜IiL，则 NOH＞NOL，故常 以 NOL作为门的扇出系数。 NOL的测试电路如图 1－3 所示，门的输入端全部悬空，输出端接灌电流负载 RL

调节R使Im增大，V随之增高，当Vu达到V,(手册中规定低电平规范值0.4W)时的 Im就是允许灌入的最大负载电流，则 通常Nm≥8 (④)电压传输特性 门的输出电压v随输入电压y而变化的曲线v。=f(w:)称为门的电压传输特性， 通过它可读得门电路的一些重要参数，如输出高电平Vm、输出低电平V、关门电平 V、开门电平V、阈值电平V,及抗干扰容限V、V等值。测试电路如图1一4所示 采用逐点测试法，即调节R,逐点测得V:及V。,然后绘成曲线。 1000R 1000 图1一3扇出系数试测电路图1一4传输特性测试电路 (⑤)平均传输延迟时间t t是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Vm至输入波形对应 边沿0.5V,点的时间间隔，如图1一5所示。 (a)传输延迟特性 ()t的测试电路 图1-5传输延迟 图1一5(a)中的to为导通延迟时间，t为截止延迟时间，平均传输延迟时间为 tpd=(tp+tp) 3

3 调节 RL使 IOL增大，VOL 随之增高，当 VOL 达到 VOLm（手册中规定低电平规范值 0.4V）时的 IOL 就是允许灌入的最大负载电流，则 通常 NOL≥8 (4)电压传输特性 门的输出电压 vO 随输入电压 vi 而变化的曲线 vo＝f(vi) 称为门的电压传输特性， 通过它可读得门电路的一些重要参数，如输出高电平 VOH、输出低电平 VOL、关门电平 VOff、开门电平 VON、阈值电平 VT 及抗干扰容限 VNL、VNH 等值。测试电路如图 1－4 所示， 采用逐点测试法，即调节 RW，逐点测得 Vi 及 VO，然后绘成曲线。 图 1－3 扇出系数试测电路 图 1－4 传输特性测试电路 (5)平均传输延迟时间 tpd tpd是衡量门电路开关速度的参数，它是指输出波形边沿的 0.5Vm 至输入波形对应 边沿 0.5Vm点的时间间隔，如图 1－5 所示。 (a) 传输延迟特性 (b) tpd 的测试电路 图 1－5 传输延迟 图 1－5(a)中的 tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为 (t t ) 2 1 tpd = pdL + pdH iL OL OL I I N =

t的测试电路如图1一5(b)所示，由于TTL门电路的延迟时间较小，直接测量时 对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振 荡器的振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中 的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”： 再经过三级门的延迟后，A点电平又重新回到逻辑“1”。电路中其它各点电平也跟随变 化。说明使A点发生一个周期的振荡，必须经过6级门的延迟时间。因此平均传输延 迟时间为 T tpd Tm电路的一般在10S品之间。 74LS20主要电参数规范如表1一1所示 表1-1 参数名称和符号 规范值单位 测试条件 通导电源电流c <14mA Vc=5V,输入端悬空，输出端空载 截止电源电流 <7 mA Vc=5V,输入端接地，输出端空载 Vc=5V,被测输入端接地，其他输入 低电平输入电流 ≤1.4 mA 端悬空，输出端空载 Vc=5V,被测输入端V.=2.4W,其 <50 μA 他输入端接地，输出端空载。 流 高电平输入电流 参 下1 Vc=5V,被测输入端V.=5V,其他 mA 输入端接地，输出端空载。 Ve=5V,被测输入端V.=0.8V,其 输出高电平 ≥3.4 他输入端悬空，1m=400μA。 Vc=5V,输入端Vn=2.0V, 输出低电平 <0.3 I=12.8mA。 扇出系数 N 4-8 V 同Vm和VL 交 流参 Vc=5V,被测输入端输入信号： 平均传输延迟时间 ≤20 ns 数 Vn=3.0V,f=2Hz。 三、实验设备与器件 1、现代数字电路系统实验箱 2、直流数字万用表

4 tpd的测试电路如图 1－5(b)所示，由于 TTL 门电路的延迟时间较小，直接测量时 对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振 荡器的振荡周期 T 来求得。 其工作原理是：假设电路在接通电源后某一瞬间，电路中 的 A 点为逻辑“1”，经过三级门的延迟后，使 A 点由原来的逻辑“1”变为逻辑“0”； 再经过三级门的延迟后，A 点电平又重新回到逻辑“1”。电路中其它各点电平也跟随变 化。说明使 A 点发生一个周期的振荡，必须经过 6 级门的延迟时间。因此平均传输延 迟时间为 TTL 电路的 tpd 一般在 10nS～40nS 之间。 74LS20 主要电参数规范如表 1－1 所示 表 1－1 参数名称和符号 规范值 单位 测 试 条 件 直 流 参 数 通导电源电流 ICCL ＜14 mA VCC＝5V，输入端悬空，输出端空载 截止电源电流 ICCH ＜7 mA VCC＝5V，输入端接地，输出端空载 低电平输入电流 IiL ≤1.4 mA VCC＝5V，被测输入端接地，其他输入 端悬空，输出端空载 高电平输入电流 IiH ＜50 μA VCC＝5V，被测输入端 Vin＝2.4V，其 他输入端接地，输出端空载。 ＜1 mA VCC＝5V，被测输入端 Vin＝5V，其他 输入端接地，输出端空载。 输出高电平 VOH ≥3.4 V VCC＝5V，被测输入端 Vin＝0.8V，其 他输入端悬空，IOH＝400μA。 输出低电平 VOL ＜0.3 V VCC＝5V，输入端 Vin＝2.0V， IOL＝12.8mA。 扇出系数 NO 4～8 V 同 VOH 和 VOL 交 流 参 数 平均传输延迟时间 tpd ≤20 ns VCC＝5V，被测输入端输入信号： Vin＝3.0V，f＝2MHz。 三、实验设备与器件 1、现代数字电路系统实验箱 2、 直流数字万用表 6 T tpd =

3、74LS20、10K电位器，100Q电阻器(0.5W) 0.47y0.01μ100030007. 图16实验元件板 四、实验内容 验证TTL集成与非门74L.S20的逻辑功能 按图1一7接线，门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平 信号，开关向上，输出逻辑“1”，向下为逻辑“0”。门的输出端接由LED发光二极管 组成的逻辑电平显示器（又称0一1指示器）的显示插口，LD亮为逻辑“1”，不亮为 逻辑“0”。按表1一2的真值表逐个测试集成块中两个与非门的逻辑功能。74LS20有4 个输入端，有16个最小项，在实际测试时，只要通过对输入1111、0111、1011、1101、 1110五项进行检测就可判断其逻辑功能是否正常。 9+5V 14 74Ls20 小N 45 71 G A1 BI CI D 图1-7与非门逻辑功能测试电路

5 3、74LS20、10K 电位器，100Ω电阻器(0.5W) 图 1-6 实验元件板 四、实验内容 验证 TTL 集成与非门 74LS20 的逻辑功能 按图 1－7 接线，门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平 信号，开关向上，输出逻辑“1”，向下为逻辑“0”。门的输出端接由 LED 发光二极管 组成的逻辑电平显示器（又称 0－1 指示器）的显示插口，LED 亮为逻辑“1”， 不亮为 逻辑“0”。按表 1－2 的真值表逐个测试集成块中两个与非门的逻辑功能。74LS20 有 4 个输入端，有 16 个最小项，在实际测试时，只要通过对输入 1111、0111、1011、1101、 1110 五项进行检测就可判断其逻辑功能是否正常。 图 1-7 与非门逻辑功能测试电路

表1-2 输入 输出 B.C D. Y 0 1110 2、74LS20主要参数的测试 (1)分别按图1一2、1-3、1一5(6)接线并进行测试，将测试结果记入表1一3中。 表1-3 No Io tpd=T/6 (mA) (mA) (mA) (mA) I (ns) (②)接图1一4接线，调节电位器Rm,使Vi从0W向高电平变化，逐点测量Vi和Vo 的对应值，记入表1一4中。 表1-4 v000.20.40.60.81.01.52.02.53.03.54.0. Vo(V) 五、实验报告 1、记录、整理实验结果，并对结果进行分析。 2、画出实测的电压传输特性曲线，并从中读出各有关参数值。 六、集成电路芯片简介 数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1一1 所示。识别方法是：正对集成电路型号（如74LS20)或看标记（左边的缺口或小圆点 标记)，从左下角开始按逆时针方向以1,2,3，.依次排列到最后一脚（在左上角）。 在标准形TTL集成电路中，电源端VCC一般排在左上端，接地端GD一般排在右下端。 如74LS20为14脚芯片，14脚为VCC,7脚为GND。若集成芯片引脚上的功能标号为NC, 则表示该引脚为空脚，与内部电路不连接。 6

6 表 1-2 输 入 输 出 An Bn Cn Dn Y 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 2、74LS20 主要参数的测试 (1)分别按图 1－2、1－3、1－5(b)接线并进行测试，将测试结果记入表 1－3 中。 表 1－3 ICCL (mA) ICCH (mA) IiL (mA) IOL (mA) tpd = T/6 (ns) (2)接图 1－4 接线，调节电位器 RW，使 Vi 从 OV 向高电平变化，逐点测量 Vi 和 Vo 的对应值，记入表 1－4 中。 表 1－4 Vi(V) 0 0.2 0.4 0.6 0.8 1.0 1.5 2.0 2.5 3.0 3.5 4.0 . VO(V) 五、实验报告 1、记录、整理实验结果，并对结果进行分析。 2、画出实测的电压传输特性曲线，并从中读出各有关参数值。 六、集成电路芯片简介 数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图 1－1 所示。识别方法是：正对集成电路型号（如 74LS20）或看标记（左边的缺口或小圆点 标记），从左下角开始按逆时针方向以 1，2，3，.依次排列到最后一脚（在左上角）。 在标准形 TTL 集成电路中，电源端 VCC 一般排在左上端，接地端 GND 一般排在右下端。 如 74LS20 为 14 脚芯片，14 脚为 VCC，7 脚为 GND。若集成芯片引脚上的功能标号为 NC， 则表示该引脚为空脚，与内部电路不连接。 iL OL O I I N =

七、TTL集成电路使用规则 1、接插集成块时，要认清定位标记，不得插反。 2、电源电压使用范围为+4.5V~+5.5V之间，实验中要求使用Vcc=+5V。电源 极性绝对不允许接错。 3、闲置输入端处理方法 (1)悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验 时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线 的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必 须按逻辑要求接入电路，不允许悬空。 (2)直接接电源电压Vc(也可以串入一只1~10KQ的固定电阻)或接至某一固 定电压(+2.4≤V≤4.5V)的电源上，或与输入端为接地的多余与非门的输出端相接。 (③)若前级驱动能力允许，可以与使用的输入端并联。 4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R≤680Q 时，输入端相当于逻辑“0”：当R≥4.7KQ时，输入端相当于逻辑“1”。对于不同系 列的器件，要求的阻值不同。 5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则 不仅会使电路逻辑功能混乱，并会导致器件损坏。 6、输出端不允许直接接地或直接接+5V电源，否则将损坏器件，有时为了使后级 电路获得较高的输出电平，允许输出端通过电阻R接至Vcc,一般取R=3~5.1KQ。 1

7 七、TTL 集成电路使用规则 1、接插集成块时，要认清定位标记，不得插反。 2、电源电压使用范围为＋4.5V～＋5.5V 之间，实验中要求使用 Vcc＝＋5V。电源 极性绝对不允许接错。 3、闲置输入端处理方法 (1) 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验 时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线 的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必 须按逻辑要求接入电路，不允许悬空。 (2) 直接接电源电压 VCC（也可以串入一只 1～10KΩ的固定电阻）或接至某一固 定电压(＋2.4≤V≤4.5V)的电源上， 或与输入端为接地的多余与非门的输出端相接。 (3) 若前级驱动能力允许，可以与使用的输入端并联。 4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当 R≤680Ω 时，输入端相当于逻辑“0”；当 R≥4.7 KΩ时，输入端相当于逻辑“1”。对于不同系 列的器件，要求的阻值不同。 5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则 不仅会使电路逻辑功能混乱，并会导致器件损坏。 6、输出端不允许直接接地或直接接＋5V 电源，否则将损坏器件，有时为了使后级 电路获得较高的输出电平，允许输出端通过电阻 R 接至 Vcc，一般取 R＝3～5.1 KΩ

实验二组合逻辑电路的设计与测试 一、实验目的 掌握组合逻辑电路的设计与测试方法 二、实验原理 1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路 的一般步骤如图2-1所示。 设计婴求 真值表 逻辑表达式 卡诺图 简化逻辑表达式 逻辑图■ 图2一1组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡 诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根 据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验 证设计的正确性。 2、组合逻辑电路设计举例 用“与非”门设计一个表决电路。当三个输入端中有两个或三个为“1”时，输 出端才为“1”。 设计步骤：根据题意列出真值表如表2一1所示，再填入卡诺图表2一2中。 表2-1 A0000000011111111 B0000111100001111 c0011001100110011 D0101010101010101 Z0000000100010111

8 实验二 组合逻辑电路的设计与测试 一、实验目的 掌握组合逻辑电路的设计与测试方法 二、实验原理 1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路 的一般步骤如图 2－1 所示。 图 2－1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡 诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根 据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验 证设计的正确性。 2、组合逻辑电路设计举例 用“与非”门设计一个表决电路。当三个输入端中有两个或三个为“1”时，输 出端才为“1”。 设计步骤：根据题意列出真值表如表 2－1 所示，再填入卡诺图表 2－2 中。 表 2－1 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1