内蒙古科技大学：《数字电子技术》课程设计指导书

电子技术课程设计指导书 (试行版) 崔国玮胡晓莉王凤英 内蒙古科技大学信息工程学院 专业基础部 2011年3月

电子技术课程设计指导书 （试行版） 崔国玮 胡晓莉 王凤英 内蒙古科技大学信息工程学院 专业基础部 2011 年 3 月

实验题目 实验成绩 教师签字 实验1 实验2 实验3 实验4 实验5

实验题目 实验成绩 教师签字 实验 1 实验 2 实验 3 实验 4 实验 5

前 言 电子设计自动化(EDA)是将计算机技术应用于电子设计过程而形成的一门新技 术，它的发展给数字系统的设计带来了革命性的变化。随着可编程器件的迅速发展和 推广使用，应用EDA技术开展数字系统的设计已是大势所趋，掌握EDA技术也就成 为电子技术工作者必备的素质。因此，十分有必要在高等学校电子技术课程的教学中 引入EDA技术的内容。基于这种情况，信息工程学院王建国教授主持开发了数字电 路的EDA实验开发系统(BTGY一EDA实验开发系统)。编写这本教材目的就是为了 向学生介绍EDA技术，并普及使用这个实验开发系统。 本书内容分为5个部分，第1部分内容介绍了EDA技术和应用QuartusI软件设 计电路的基本步骤。QuartuslI是EDA技术的软件之一，简明易学，有广泛的使用基 础。第2部分内容是数字系统的基本设计实验，使学生对数字电子技术课程中介绍的 组合逻辑电路和时序逻辑电路有更深层次的理解。第3部分内容是数字系统的提高性 实验。它可以作为数字电子技术课程设计的部分题目。这些设计题目循序渐进、由易 到难，通过这些设计可以让学生将数字系统的有关知识融合贯通，深刻体会一个数字 系统从纸上谈兵到实际应用的设计过程。第4部分是针对不同专业的学生给出了一些 相对较复杂的设计系统，供学生参考，使感兴趣的学生通过相应题目的练习提高对 EDA技术的了解。第5部分将详细介绍BTGY一EDA实验开发系统。通过数字电子 技术的课程设计，可以让学生在EDA实验开发系统上“亲手”制造数字系统的一个个单 元电路，加深对数字电路基础理论的认识，为后续工作打下坚实的基础。 BTGY一EDA实验开发系统的资源十分丰富，它不仅可以满足基础的数字电路的 设计和实验要求，还可以进行较复杂的数字系统设计开发与验证。而本书仅是在数字 电子技术基础方面做了一些肤浅尝试。 由于编者水平有限，书中难免存在错误和遗漏，殷切希望读者批评指正，我们期 待着您将使用过程中所遇到的问题、处理方法和成功经验告诉我们，以便及时修订或 增补，使本书日臻完善。 编者 2011年3月22

I 前 言 电子设计自动化（EDA）是将计算机技术应用于电子设计过程而形成的一门新技 术，它的发展给数字系统的设计带来了革命性的变化。随着可编程器件的迅速发展和 推广使用，应用 EDA 技术开展数字系统的设计已是大势所趋，掌握 EDA 技术也就成 为电子技术工作者必备的素质。因此，十分有必要在高等学校电子技术课程的教学中 引入 EDA 技术的内容。基于这种情况，信息工程学院王建国教授主持开发了数字电 路的 EDA 实验开发系统（BTGY—EDA 实验开发系统）。编写这本教材目的就是为了 向学生介绍 EDA 技术，并普及使用这个实验开发系统。 本书内容分为 5 个部分，第 1 部分内容介绍了 EDA 技术和应用 QuartusII 软件设 计电路的基本步骤。QuartusII 是 EDA 技术的软件之一，简明易学，有广泛的使用基 础。第 2 部分内容是数字系统的基本设计实验，使学生对数字电子技术课程中介绍的 组合逻辑电路和时序逻辑电路有更深层次的理解。第 3 部分内容是数字系统的提高性 实验。它可以作为数字电子技术课程设计的部分题目。这些设计题目循序渐进、由易 到难，通过这些设计可以让学生将数字系统的有关知识融合贯通，深刻体会一个数字 系统从纸上谈兵到实际应用的设计过程。第 4 部分是针对不同专业的学生给出了一些 相对较复杂的设计系统，供学生参考，使感兴趣的学生通过相应题目的练习提高对 EDA 技术的了解。第 5 部分将详细介绍 BTGY—EDA 实验开发系统。通过数字电子 技术的课程设计，可以让学生在 EDA 实验开发系统上“亲手”制造数字系统的一个个单 元电路，加深对数字电路基础理论的认识，为后续工作打下坚实的基础。 BTGY—EDA 实验开发系统的资源十分丰富，它不仅可以满足基础的数字电路的 设计和实验要求，还可以进行较复杂的数字系统设计开发与验证。而本书仅是在数字 电子技术基础方面做了一些肤浅尝试。 由于编者水平有限，书中难免存在错误和遗漏，殷切希望读者批评指正，我们期 待着您将使用过程中所遇到的问题、处理方法和成功经验告诉我们，以便及时修订或 增补，使本书日臻完善。 编 者 2011 年 3 月 22

目录 第一部分概论 第1章EDA技术和硬件描述语言】 1.IEDA技术的发展及其优越性 1.2硬件描述语言一VHDL语言 第2章FPGA开发工具使用 2.1 MaxplusII概述 2.2 OuartusⅡ软件概述 2.3文本输入的设计过程 2.4原理图输入设计方法 15 第二部分基本性实验 23 实验1基本逻辑门电路的VHDL设计 23 实验2组合逻辑电路的VHDL设计 25 实验3时序逻辑电路的VHDL设计， 32 实验4 Quartusll的原理图设计和层次化设计 37 实验5算术运算电路的VHDL设计. 41 实验6LPM的调用方法 .43 第三部分提高性实验 44 实验1抢答器时间鉴别系统的设计 44 实验2电子表设计. 46 实验3霓虹灯控制系统的设计 48 第四部分开发性实验 50 实验1简易频率测量计的设计 .50 实验2利用D/A转换器和计数器实现三角波设计 52 实验3简易信号发生器设计 .53 实验4简易电子琴的设计 实验5利用状态机设计自动售货机控制系统， 56 实验6自动绕线机数字系统 实验7 ASK/FSK/PSK调制与解调的设计. .59 实验8URAT(通用异步收发器)的设计 62 第五部分BTYG-EDA实验开发系统简介 .64 I.BTYG-EDA实验开发系统特点 64 Ⅱ.BTYG一EDA实验开发系统资源介绍. .64 Ⅲ.主芯片引脚与外部硬件连接关系」 65

II 目录 第一部分 概论.1 第 1 章 EDA 技术和硬件描述语言.1 1.1 EDA 技术的发展及其优越性.1 1.2 硬件描述语言—VHDL 语言.1 第 2 章 FPGA 开发工具使用.4 2.1 MaxplusII 概述.4 2.2 QuartusII 软件概述.4 2.3 文本输入的设计过程.5 2.4 原理图输入设计方法. 15 第二部分 基本性实验. 23 实验 1 基本逻辑门电路的 VHDL 设计. 23 实验 2 组合逻辑电路的 VHDL 设计. 25 实验 3 时序逻辑电路的 VHDL 设计. 32 实验 4 QuartusII 的原理图设计和层次化设计. 37 实验 5 算术运算电路的 VHDL 设计. 41 实验 6 LPM 的调用方法. 43 第三部分 提高性实验. 44 实验 1 抢答器时间鉴别系统的设计. 44 实验 2 电子表设计. 46 实验 3 霓虹灯控制系统的设计. 48 第四部分 开发性实验. 50 实验 1 简易频率测量计的设计. 50 实验 2 利用 D/A 转换器和计数器实现三角波设计. 52 实验 3 简易信号发生器设计. 53 实验 4 简易电子琴的设计. 55 实验 5 利用状态机设计自动售货机控制系统. 56 实验 6 自动绕线机数字系统. 58 实验 7 ASK/FSK/PSK 调制与解调的设计. 59 实验 8 URAT（通用异步收发器）的设计 . 62 第五部分 BTYG-EDA 实验开发系统简介. 64 Ⅰ. BTYG—EDA 实验开发系统特点. 64 Ⅱ. BTYG—EDA 实验开发系统资源介绍 . 64 Ⅲ. 主芯片引脚与外部硬件连接关系. 65

第一部分概论 第1章EDA技术和硬件描述语言 1.1EDA技术的发展及其优越性 电子设计自动化EDA)是将计算机技术应用于电子设计过程而形成的一门新技 术，它是以高性能的计算机为工具，在EDA辅助软件平台上，对以图形输入、硬件 描述语言HDL输入为系统逻辑描述手段，形成的设计文件自动完成逻辑编译、逻辑 化简、罗相综合及优化、罗辑仿真，支特对特定目标芯片的适配编译、逻相映射和病 程下载等工作。用EDA技术设计电路，不仅能大幅度缩短产品开发周期、降低成本 而且能最大限度地将设计资源应用到产品设计的各个过程和生产、管理的各个阶段中， 保证设计出来的产品在性能、可靠性上适合工业化生产的各个方面 早期在设计电路过程中，需要用到大量不同的逻辑器件，而不菲的价格让一些中 小企业和个人爱好者望而却步，思路只能想想而不能实践：现在EDA的实现与 CPLD/FPGA技术的迅速发展紧密的联系在一起，各大芯片厂商纷纷推出自己的大规 模和超大规模FPGA/CPLD产品：与此相适应，世界各大EDA公司亦相继推出各种高 性能的EDA工具软件。这样在EDA工具的帮助下，应用相应的FPGA/CPLD器件， 设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，即硬件功能的软 件化，整个设计和修改过程如同完成软件设计一样方便和高效，很容易就可以得到最 后的设计结果，对设计者硬件知识和硬件经验要求较低。这使得电子电路进入了一个 崭新的时代，可以说未来的电子技术将是一个EDA的时代。 目前EDA技术在数字系统的自动化设计软硬件方面都已经比较成熟，应用的普 及程度也已比较高。而模拟电子系统的EDA正在进入试用。 我校的电子设计自动化(EDA)实验教学的目标定位在系统地、科学地培养学生 的实际动手能力、理论联系实际的能力、工程设计能力与创新意识，是我校面向21 世纪电工电子课程体系改革和电工电子教学基地建设教学改革的研究成果。它反映了 我国当前在数字实验教学体系、内容和方法上的改革思路和教学水平，使学生能尽快 掌握现代电子设计自动化技术的新方法、新工具和新手段。 1.2硬件描述语言一VHDL语言 1.VHDL语言概述 EDA技术以图形输入、硬件描述语言HDL输入为系统逻辑描述手段，其中VHDL 是使用最普遍的一种硬件描述语言，VHDL语言的全称是“超高速集成电路硬件描述语 言”(VHSIC Hardware Description Language),是一种符合IEEE标准的高级硬件行为 描述语言，其最大特点是借鉴高级程序设计语言的功能特性对电路的行为与结构进行 高度抽象化、规范化的形式描述，并对设计进行不同层次、不同领域的模拟验证与综 1

1 第一部分 概论 第 1 章 EDA 技术和硬件描述语言 1.1 EDA 技术的发展及其优越性 电子设计自动化(EDA)是将计算机技术应用于电子设计过程而形成的一门新技 术，它是以高性能的计算机为工具，在 EDA 辅助软件平台上，对以图形输入、硬件 描述语言 HDL 输入为系统逻辑描述手段，形成的设计文件自动完成逻辑编译、逻辑 化简、逻辑综合及优化、逻辑仿真，支持对特定目标芯片的适配编译、逻辑映射和编 程下载等工作。用 EDA 技术设计电路,不仅能大幅度缩短产品开发周期、降低成本， 而且能最大限度地将设计资源应用到产品设计的各个过程和生产、管理的各个阶段中， 保证设计出来的产品在性能、可靠性上适合工业化生产的各个方面 。 早期在设计电路过程中，需要用到大量不同的逻辑器件，而不菲的价格让一些中 小企业和个人爱好者望而却步，思路只能想想而不能实践；现在 EDA 的实现与 CPLD/FPGA 技术的迅速发展紧密的联系在一起，各大芯片厂商纷纷推出自己的大规 模和超大规模 FPGA/CPLD 产品；与此相适应，世界各大 EDA 公司亦相继推出各种高 性能的 EDA 工具软件。这样在 EDA 工具的帮助下，应用相应的 FPGA/CPLD 器件， 设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，即硬件功能的软 件化，整个设计和修改过程如同完成软件设计一样方便和高效，很容易就可以得到最 后的设计结果，对设计者硬件知识和硬件经验要求较低。这使得电子电路进入了一个 崭新的时代，可以说未来的电子技术将是一个 EDA 的时代。 目前 EDA 技术在数字系统的自动化设计软硬件方面都已经比较成熟，应用的普 及程度也已比较高。而模拟电子系统的 EDA 正在进入试用。 我校的电子设计自动化（EDA）实验教学的目标定位在系统地、科学地培养学生 的实际动手能力、理论联系实际的能力、工程设计能力与创新意识，是我校面向 21 世纪电工电子课程体系改革和电工电子教学基地建设教学改革的研究成果。它反映了 我国当前在数字实验教学体系、内容和方法上的改革思路和教学水平，使学生能尽快 掌握现代电子设计自动化技术的新方法、新工具和新手段。 1.2 硬件描述语言—VHDL 语言 1．VHDL 语言概述 EDA 技术以图形输入、硬件描述语言 HDL 输入为系统逻辑描述手段，其中 VHDL 是使用最普遍的一种硬件描述语言，VHDL 语言的全称是“超高速集成电路硬件描述语 言”（VHSIC Hardware Description Language），是一种符合 IEEE 标准的高级硬件行为 描述语言，其最大特点是借鉴高级程序设计语言的功能特性对电路的行为与结构进行 高度抽象化、规范化的形式描述，并对设计进行不同层次、不同领域的模拟验证与综

合优化等处理，使设计达到高度自动化，VHDL语言特别适合于大型或复杂的设计。 它具有以下一些优点 (1)VHDL语言是一种多层次的硬件描述语言，覆盖面，描述能力强。即设计 的原始描述可以是非常简练的描述，经过层层细化求精，最终成为可直接付诸生产的 电路级或版图参数描述，整个过程都可以在VHDL环境下进行。 (2)VHDL语言有良好的可读性，既可以被计算机接受，也容易被理解，用VHDL 书写的原文件，即是程序，又是文档，既是技术人员之间交换信息的文件，又可作为 合同签约者之间的文件 (3)VHDL本身的生命期长。因为VHDL的硬件描述与工艺技术无关，不会因工 艺变化而使描述过时。与工艺技术有关的参数可通过VHDL提供的属性加以描述，工 艺改变时，只需修改相应程序中的属性参数即可。 (4)支持大规模设计的分解和已有设计的再利用。一个大规模设计不可能一个人 独立完成，它将由多项目组来共同完成。VHDL为设计的分解和设计的再利用提供了 有力的支持。 (5)VHDL己成为IEEE承认的一个工业标准，事实上己成为通用硬件描述语言。 2.VHDL语言的基本组成 VHDL作为EDA技术的设计入门语言，它包含实体、结构体、程序包、库和配 置五个部分，其中实体用于描述设计单元的外部接口信号：结构体用于描述设计单元 内部结构和行为：程序包用来存放各设计模块共享的数据类型、常数、子程序等；库 是专门存放程序包的地方：配置语句是在一个实体对应有多个结构体时，按照设计者 的要求指定实体所要配置的结构体，以支持正确的编译。在五个组成部分中，实体和 结构体是必不可少的，其余的部分可以根据需要选用。下面详细介绍一下实体和结构 体两部分。 (1)entity实体：用来描述设计的对外端口信息，如输入和输出端口的描述，也 可以描述参数化的数值。 entity实体描述格式如下： entity实体名is [generic(类属表)：] [port(端口表)：] [begin 实体语句部分]： cnd[实体名]： 端口方向的四种模式：输入in、输出out、双向inout和缓冲buffer。缺省值是输入。 常用端口类型：布尔boolean、位bit、位矢量bit_vector、整数integer、标准逻辑std logic 和标准逻辑矢量std logic vector等。 如果使用std logic或std_logic_vector,需要在实体前使用下述语句进行说明： library IEEE; 2

2 合优化等处理，使设计达到高度自动化，VHDL 语言特别适合于大型或复杂的设计。 它具有以下一些优点 （1）VHDL 语言是一种多层次的硬件描述语言，覆盖面广，描述能力强。即设计 的原始描述可以是非常简练的描述，经过层层细化求精，最终成为可直接付诸生产的 电路级或版图参数描述，整个过程都可以在 VHDL 环境下进行。 （2）VHDL 语言有良好的可读性，既可以被计算机接受，也容易被理解，用 VHDL 书写的原文件，即是程序，又是文档，既是技术人员之间交换信息的文件，又可作为 合同签约者之间的文件。 （3）VHDL 本身的生命期长。因为 VHDL 的硬件描述与工艺技术无关，不会因工 艺变化而使描述过时。与工艺技术有关的参数可通过 VHDL 提供的属性加以描述，工 艺改变时，只需修改相应程序中的属性参数即可。 （4）支持大规模设计的分解和已有设计的再利用。一个大规模设计不可能一个人 独立完成，它将由多项目组来共同完成。VHDL 为设计的分解和设计的再利用提供了 有力的支持。 （5）VHDL 已成为 IEEE 承认的一个工业标准，事实上已成为通用硬件描述语言。 2．VHDL 语言的基本组成 VHDL 作为 EDA 技术的设计入门语言，它包含实体、结构体、程序包、库和配 置五个部分，其中实体用于描述设计单元的外部接口信号；结构体用于描述设计单元 内部结构和行为；程序包用来存放各设计模块共享的数据类型、常数、子程序等；库 是专门存放程序包的地方；配置语句是在一个实体对应有多个结构体时，按照设计者 的要求指定实体所要配置的结构体，以支持正确的编译。在五个组成部分中，实体和 结构体是必不可少的，其余的部分可以根据需要选用。下面详细介绍一下实体和结构 体两部分。 （1）entity 实体：用来描述设计的对外端口信息，如输入和输出端口的描述，也 可以描述参数化的数值。 entity 实体描述格式如下： entity 实体名 is [generic（类属表）；] [port（端口表）；] [begin 实体语句部分]； end [实体名]； 端口方向的四种模式：输入 in、输出 out、双向 inout 和缓冲 buffer。缺省值是输入。 常用端口类型：布尔 boolean、位 bit、位矢量 bit_vector、整数 integer、标准逻辑 std_logic 和标准逻辑矢量 std_logic_vector 等。 如果使用 std_logic 或 std_logic_vector ，需要在实体前使用下述语句进行说明： library IEEE;

use IEEE std logic 1164.all; (2)结构体：是电路和系统的逻辑功能描述部分。所有的结构体均附属于该实体 是实体的说明。 结构体描述格式如下： architecture结构体名of实体名is [说明语句： begin 「并行语句 end结构体名]： 结构体由两部分组成：begin前的说明语句部分和begin后的并行语句部分。 结构体名是该结构体的唯一名称，后面跟随的实体名表明该结构体对应的是哪个实 体，s表明结构体的命名结束。 说明语句用于对结构体内部所用到的信号、常数和函数等的定义，其定义只对结构体 内部可见，即仅结构体内部可以使用。 并行语句描述电路和系统并行发生的行为。 3

3 use IEEE_std_logic_1164.all; （2） 结构体：是电路和系统的逻辑功能描述部分。所有的结构体均附属于该实体， 是实体的说明。 结构体描述格式如下： architecture 结构体名 of 实体名 is [说明语句]； begin [并行语句]； end [结构体名]； 结构体由两部分组成：begin 前的说明语句部分和 begin 后的并行语句部分。 结构体名是该结构体的唯一名称，of 后面跟随的实体名表明该结构体对应的是哪个实 体，is 表明结构体的命名结束。 说明语句用于对结构体内部所用到的信号、常数和函数等的定义，其定义只对结构体 内部可见，即仅结构体内部可以使用。 并行语句描述电路和系统并行发生的行为

第2章FPGA开发工具使用 2.1 MaxplusIⅡ概述 MAX+plusII是Altera公司在Windows环境下开发的可编程逻辑设计软件平台 MAX+plusII是Multiple Array Matrix and Programmable Logic Use System的缩写。该系 统将数字电路设计集成在一个环境内，支持Altera公司的各种可编程器件，允许多种 输入方式（图形输入、文本输入、波形输入等）输入逻辑设计文件，经过系统编辑器 的编译、综合等操作，对设计项目进行时序仿真分析、延时时间分析、编译等，最后 将编译好的电路分配到一个或多个器件中。 MAX+plusII不仅支持原理图输入的设计项目，还支持硬件描述语言（如AHDl 和VHDL)输入的设计项目。AHDL(Altera Hardware Description Language)语言是 4tera公司自创的一种高级硬件行为描述语言，该语言可以使用布尔方程、算术运算 真值表条件语句等方式进行描述，适合状态机的设计。而VHDL语言是一种符合EEE 标准的高级硬件行为描述语言，目前已成为数字系统设计的主要硬件描述语言。AHDL 和VHDL语言都可以用文本进行设计的，但文件名后缀分别为*.tdf和*.vhd。 MAX+plus通过输入文件、项目编译、项目仿真、时序仿真、编程下载完成一个 完整的设计项目。 2.2 QuartusIⅡ软件概述 QuartusII软件是Altera公司最新版本的EDA开发软件，支持APEX系列、Cyclone 系列、Strati议系列和Excalibur系列等新型系列器件的开发。含有工作组计算、集成逻 辑分析仪、EDA工具集成、多过程支持、增强重编译和IP集成等特性。支持百万门 级的设计，支持高速IVO设计，具有更强的设计能力和更快的编译速度。QuartusIⅡ开 发软件为可编程片上系统(OPC)设计提供了一个完整的设计环境。无论是使用个人 电脑、NUIX或Linux工作站，QuartusII都提供了方便设计、快速编译处理以及编程 功能 为了保证QuartuslI软件能正常运行，首次运行QuartuslI必须设置license,dat文 件。否则仿真和下载等功能将被禁用。具体操作是在QuartusII管理器界面中选择 Tool\License Setup.,点击“”按钮，弹出对话框，选择License.dat文件或直接输入带 全路径名的文件名。 进入Windows操作系统，启动QuartusII,就可以进行项目设计的一系列工作了。 QuartuslI输入的设计过程可分为创建工程、输入文件、项目编译、项目校验和编 程下载等几个步骤。下面以文本输入方式介绍整个设计过程

4 第 2 章 FPGA 开发工具使用 2.1 MaxplusII 概述 MAX+plusII 是 Altera 公司在 Windows 环境下开发的可编程逻辑设计软件平台， MAX+plusII 是 Multiple Array Matrix and Programmable Logic Use System 的缩写。该系 统将数字电路设计集成在一个环境内，支持 Altera 公司的各种可编程器件，允许多种 输入方式（图形输入、文本输入、波形输入等）输入逻辑设计文件，经过系统编辑器 的编译、综合等操作，对设计项目进行时序仿真分析、延时时间分析、编译等，最后 将编译好的电路分配到一个或多个器件中。 MAX+plusII 不仅支持原理图输入的设计项目，还支持硬件描述语言（如 AHDL 和 VHDL）输入的设计项目。AHDL（Altera Hardware Description Language）语言是 Altera 公司自创的一种高级硬件行为描述语言，该语言可以使用布尔方程、算术运算、 真值表条件语句等方式进行描述，适合状态机的设计。而 VHDL 语言是一种符合 IEEE 标准的高级硬件行为描述语言，目前已成为数字系统设计的主要硬件描述语言。AHDL 和 VHDL 语言都可以用文本进行设计的，但文件名后缀分别为*.tdf 和*.vhd。 MAX+plusII 通过输入文件、项目编译、项目仿真、时序仿真、编程下载完成一个 完整的设计项目。 2.2 QuartusII 软件概述 QuartusII 软件是 Altera 公司最新版本的 EDA 开发软件，支持 APEX 系列、Cyclone 系列、Stratix 系列和 Excalibur 系列等新型系列器件的开发。含有工作组计算、集成逻 辑分析仪、EDA 工具集成、多过程支持、增强重编译和 IP 集成等特性。支持百万门 级的设计，支持高速 I/O 设计，具有更强的设计能力和更快的编译速度。QuartusII 开 发软件为可编程片上系统（SOPC）设计提供了一个完整的设计环境。无论是使用个人 电脑、NUIX 或 Linux 工作站，QuartusII 都提供了方便设计、快速编译处理以及编程 功能。 为了保证 QuartusII 软件能正常运行，首次运行 QuartusII 必须设置 license.dat 文 件。否则仿真和下载等功能将被禁用。具体操作是在 QuartusII 管理器界面中选择 Tool\License Setup.，点击“.”按钮，弹出对话框，选择 License.dat 文件或直接输入带 全路径名的文件名。 进入 Windows 操作系统，启动 QuartusII，就可以进行项目设计的一系列工作了。 QuartusII 输入的设计过程可分为创建工程、输入文件、项目编译、项目校验和编 程下载等几个步骤。下面以文本输入方式介绍整个设计过程

2.3文本输入的设计过程 现通过一个简单设计实例说明QuartusII的基本文本设计过程， 例：用硬件描述语言VHDL设计一个2输入与非门。 设计放d:\nand2lab1目录下，工程文件名为nand2labl。 点击“我的电脑”，在D盘新建名为nand2labl”文件夹。 1.创建工程文件 利用QuartusII软件创建工程向导(New Project Wizard)创建一个新工程。 打开QuartusIl6.0软件界面，在“文件"菜单下选择New Project Wizard",点击next” 后弹出如图2.3.1对话框。 d Directory.Name,1p-ee灯geW) 图2.3 I New Project Wizard对话框第一页 选第一行右侧的“”选择工程目录为d:\nand2lab1”,在第二行输入项目名称： nand2labl,第三行默认把项目名设为顶层文件名，点击ncxt”。 2)新建项目向导第二页，如图2.3.2，该窗口可为项目添加己经编辑好的程序文件， 默认为空，点击“next”,弹出图2.3.3。 图2.3.2 New Project Wizard对话框第二页 3)新建项目向导第三页，如图2.3.3，该窗口可以选择FPGA硬件信息，在Family 5

5 2.3 文本输入的设计过程 现通过一个简单设计实例说明 QuartusII 的基本文本设计过程。 例：用硬件描述语言 VHDL 设计一个 2 输入与非门。 设计放 d:\ nand2_lab1 目录下，工程文件名为 nand2_lab1 。 点击“我的电脑”，在 D 盘新建名为“nand2_lab1”文件夹。 1. 创建工程文件 利用 QuartusII 软件创建工程向导（New Project Wizard）创建一个新工程。 打开 QuartusII6.0 软件界面，在“文件”菜单下选择“New Project Wizard”，点击“next” 后弹出如图 2.3.1 对话框。 图 2.3.1 New Project Wizard 对话框第一页 选第一行右侧的“.”选择工程目录为“d:\ nand2_lab1”，在第二行输入项目名称： nand2_lab1，第三行默认把项目名设为顶层文件名，点击“next”。 2)新建项目向导第二页，如图 2.3.2，该窗口可为项目添加已经编辑好的程序文件， 默认为空，点击“next”，弹出图 2.3.3。 图 2.3.2 New Project Wizard 对话框第二页 3)新建项目向导第三页，如图 2.3.3，该窗口可以选择 FPGA 硬件信息，在 Family

下拉框内选择FLEX10K”,在Avaliable devices窗口选择芯片型号为： EPF10K20RC208-4,其它选项默认。点击“next”。 《点厂)厂u由黎别 图2.3.3 New Project Wizard对话框第三页 4)新建项目向导第四页，如图2.3.4，该窗口用来添加第三方EDA工具软件参与 综合、仿真、时序分析等工作，本实验默认不选，点击“nx”,弹出图2.3.5。 《s)1合泉为 图2.3.4 New Project Wizard对话框第四页 5)新建项目向导第五页，如图2.3.5， 〈。>回事有 图2.3.5 New Project Wizard对话框第五页 6

6 下拉框内选择“FLEX10K”，在 Avaliable devices 窗口选择芯片型号为： EPF10K20RC208-4，其它选项默认。点击“next”。 图 2.3.3 New Project Wizard 对话框第三页 4)新建项目向导第四页，如图 2.3.4，该窗口用来添加第三方 EDA 工具软件参与 综合、仿真、时序分析等工作，本实验默认不选，点击“next”， 弹出图 2.3.5。 图 2.3.4 New Project Wizard 对话框第四页 5)新建项目向导第五页，如图 2.3.5， 图 2.3.5 New Project Wizard 对话框第五页