江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第四章 组合逻辑电路——4.3 常用中规模组合逻辑部件的原理和应用 4.3.1 半加器与全加器 2 全加器

2.全加器(FullAdder) 金開麟套装被加数和低位来的进位信号相加， 并根据裘和结果给出该位的进位信号。 。短辑表达工 全加器真值表 A 0 0 0 01 1 0 0 0 A.1 0 0 0 1 0 0 0 1 0 1 B 1 0 0 0 0 1 0 1 0 1 1 1 0 0 A

2. 全加器（Full Adder） • 全加器的真值表 • 逻辑表达式 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 1 1 0 1 0 0 0 0 0 0 Ai Bi Ci-1 Si Ci 全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加， 并根据求和结果给出该位的进位信号。 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi

2.全加器 (FullAdder) ·全加器的真值表 ·逻辑表达式 ·逻辑图 Ai Si & Bi Ci-- CI Ci 逻辑图

0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 2. 全加器（Full Adder） • 全加器的真值表 • 逻辑表达式 • 逻辑图 采用包围0的方法进行化简得 ： Ci = Ai Bi + Bi Ci−1 + Ai Ci−1 Ai Bi Ci-1 1 1 1 Si Ci ≥1 ≥1 & & 逻辑图 Si = Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 A i B i C i - 1 C i S ∑ i C I C O

2.全加器(FullAdder) ·全加器的真值表 Ai ·逻辑表达式 B ·逻辑图 Ci-1- S:=AB.C+4BC+4BC =(A⊕B,)C+(4⊕B,)C S,=A⊕B,®C-1 C=AB+4C+B.C

0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 0 Si Ai 00 Bi Ci Ci 0 1 01 11 10 Ai Bi Ci 0 1 00 01 11 10 2. 全加器（Full Adder） • 全加器的真值表 • 逻辑表达式 • 逻辑图 i i i i i i i i i i i i 1 1 1 1 S A B C A B C A BC A B C = + + + − − − − S A B C i i i i =   −1 C A B AC BC i i i i i i i = + + − − 1 1 A i B i =1 & & & C i - 1 =1 S i  C i 1 1 ( ) ( ) A B C A B C i i i i i i − − =  + 

全加器 Ai Bi Ci- S C 0 0 0 0 0 0 0 0 1 0 1 0 C 0 0 0 0 0 0 0 1 0 1 1 A Ci- CI CO C