《计算机组成原理》课程教学资源（实验指导）TEC4模型计算机介绍

TEC一4计算机组成原理实验系统 能力、提高学生对计管 、TC一4计算机组成原理实验系统特点 1,计算机模型简单、实用，运算器数据通路、控制器、控制台各部分划分清渐。 2.计算机模型采用了数据总线和指令总线双总线体制，能够实现流水控制。 3.控制器有微程序控制器或者硬布线控制器两种类型，每种类型又有流水和非流水两种方 案 4.寄存器堆由1片isplSI1016组成，运算器由1片ispLSI1024组成，设计新颖 算器组成 影及进市战等多设过 L 8.采用自锁接线方式，接线可靠 TBC一4计算机组成原理实验系统的组成 TEC一4计算机组成原理实验系统由下述六部分组成： 1.控制台 2.数据通路 合明自法福件试地区 3、控制器 的序电 对各组成部分子以介。 下面分 电源部分由一个模块电源、 一个电源插座 个申语开关和一个红色指示打组成。申 源模块通过四个螺栓安装在实验台下面。它输出+5v电压，最大负载电流3安培，内置自恢 保险功能， 具有抗+5v对地短路能力。电源插座用于接交流220伏市电，插座内装有保险 丝。电源开关用于接通或者断开交流220伏市电。当电源模块输出+5v时，点亮+5v红色指 四、时序发生器 时序发生器产生计算机模型所需的时序。时序电路由一个1z品体振荡器、2片 复礼门)组成，位于拉制特储器的、限本机设热餐经 4个时钟周期T1 条指令通常 个节相 因此本机的 本时序如 图3基本时序图 图3基本时序图 图中，B是品体指荡器产生的1z基木时钟，T1 T、T4是救据通路和控串 器中各寄存器的时钟脉冲，印制板上己将它们和有关的寄存器连接。T1、T2、T3、T4既 供微程序控制器时使用，也供硬布线控制器使用。W1、2、3、4只供硬布线控制器 作指令节拍信号使用。 五、数据通路 数据通路的设计是TEC 一4计算机组成原理实验系统最有特色的部分。首先它采用了发 11

1 TEC 一 4 计算机组成原理实验系统 TEC 一 4 计算机组成原理实验系统由北京邮电大学计算机学院、清华同方教学仪器设备 公司联合研制。它是一个 8 位计算机模型实验系统，可用于大专、本科、硕士研究生计算机 组成原理课程、计算机系统结构课程的教学实验，对提高学生的动手能力、提高学生对计算 机整体和各组成部分的理解、提高学生的计算机系统综合设计能力都会有很大帮助。 一、TEC 一 4 计算机组成原理实验系统特点 1．计算机模型简单、实用，运算器数据通路、控制器、控制台各部分划分清晰。 2．计算机模型采用了数据总线和指令总线双总线体制，能够实现流水控制。 3．控制器有微程序控制器或者硬布线控制器两种类型，每种类型又有流水和非流水两种方 案。 4．寄存器堆由 1 片 ispLSIl016 组成，运算器由 l 片 ispLSI1024 组成，设计新颖。 5．实验台上包括了 I 片在系统编程芯片 ispLSI1032，学生可用它实现硬布线控制器。 6．该系统能做运算器组成、双端口存储器、数据通路、微程序控制器、中断、CPU 组成与 机器指令执行、流水微程序控制器、硬布线控制器、流水硬布线控制器等多种实验。电源部 分采用模块电源，重量轻，具有抗电源对地短路能力。 8．采用自锁接线方式，接线可靠。 二、TEC 一 4 计算机组成原理实验系统的组成 TEC 一 4 计算机组成原理实验系统由下述六部分组成: l．控制台 2．数据通路 3、控制器 4、用户自选器件试验区 5．时序电路 6．电源部分 下面分别对各组成部分予以介绍。 三、电源 电源部分由一个模块电源、一个电源插座、一个电源开关和一个红色指示灯组成。电 源模块通过四个螺栓安装在实验台下面。它输出+5v 电压，最大负载电流 3 安培，内置自恢 复保险功能，具有抗+5v 对地短路能力。电源插座用于接交流 220 伏市电，插座内装有保险 丝。电源开关用于接通或者断开交流 220 伏市电。当电源模块输出+5v 时，点亮+5v 红色指 示灯。 四、时序发生器 时序发生器产生计算机模型所需的时序。时序电路由一个 1MHz 晶体振荡器、2 片 GAL22V10(U6 和 U7)组成，位于控制存储器的右边。根据本机设计，执行一条微指令需要 4 个时钟周期 Tl、T2、T3、T4，执行一条指令通常需要取指、送操作数、运算、写结果四 个节拍，因此本机的基本时序如下:（图 3 基本时序图在后面） 图 3 基本时序图 图中，MF 是晶体振荡器产生的 lMHz 基本时钟，Tl、T2、T3、T4 是数据通路和控制 器中各寄存器的时钟脉冲，印制板上己将它们和有关的寄存器连接。Tl、T2、T3、T4 既 供微程序控制器时使用，也供硬布线控制器使用。Wl、W2、W3、W4 只供硬布线控制器 作指令节拍信号使用。 五、数据通路 数据通路的设计是 TEC 一 4 计算机组成原理实验系统最有特色的部分。首先它采用了数 据总线和指令总线双总线形式，使得流水实验能够实现。它还使用了大规模在系统可编程 器件作为运算器和寄存器堆，使得设计简单明了，可修改性强。数据通路位于实验系统的 中部。图 4 是数据通路总体图（在后面），下面介绍图中个主要部件的作用。 1．运算器 ALU 运算器 ALU 由一片 ispLSll024(U47)组成，在选择端 S2、S1、S0 控制下，对数据 A 和 B 进行加、减、与、直通、乘五种运算，功能如下，见运算器功能表（在后面）。进位 C

只在加法运算和减法运算时产生。加运算中，C表示进位：减运算中，C代表借位。加、减运 跳志的锦保不程的上升感入〔著存很存与、案直道换作不证位c BUS=时，运算结果送往数据总线D哪US。加、减运算产生的进位（借位）C与控制台 的C指示灯相连， 2.DR1和DR2 DR1和DR2是运算操作数寄存器，DR1和ALU的B数据口相车，DR2和AL的A 数据口超连.DR1和DB9久由2片74HC20823.124.21.92)组成.23是DB1 的低4位，U24是DR1的高4位：U21是DR2的低4位，U22是DR2的高4位。当M1=0 且LDDRl=-1时，在T3的下降沿，DRI接收来自寄存器堆B端口的数据：当MI=1且 LDDR1=1时，在T3的下降沿，DR1接收米自数据总线D_BUS的数据。当M2=0且LDDR2=l 时，在T3的下降沿，DR2接收来自寄存器堆A端口的数据：当2=1且LDDR2=1时， 车多胸隆霜奇行择来自数据8线S的数品 存养。位寄存器 功能和C45控制 择从A端口读出的寄 S1。RS0洗择从B端口凌H WRD控 制写损作 出那0时，禁止写操作：当时，在2的上升治将来自寄存 器的数据写入由R1、WRO选中的寄存器。 A端口的数据直接送往操作数寄存器DR2,B端口的数据直接送往操作数寄存器DRI。 除此之外，B端口的数据还通过1片74HC244(15)送往数据总线DBUS。当RS_BUS# O时，允许B端口的数据送到数据总线D那US上：当RS_BUS#=1时，禁止B端口的数据 运到数据总线DBS 4.暂仔奇任 14)是 器 运 LDER 1时 多指通用寄 的数 仔 的输出 存器雄E 入数据 使 5。开关寄存器 存器SW1S(138)是1片74HC244,用于将控生制台开关SW S0的数据送行 数据总线DBS。当SBS#1时，禁止开关SW7一S0的数据送往数据总线DUS:当 SW_BUS#=0时，允许开关SW7一SW0的数据送往数据总线DBUS。 6.双端▣存储器RAM 双端口存储器由一片IDT7132(36)及少量附加控制电路组成。IDT7132是2048字节的 双端口静态随机存储器， 作。在 可进们 总线INS连接，输出到指令寄存器IR,作为只读端口使用 存储器 DT7132有6个控制5 ER RRW-CE 控 瑞口形 左 作：LRW I DW 口读出的数据放到数据总线DBU R、OR+控制左端口读、写操作的方式类似，不过右端口读出的数据放到指令总线上而不 是数据总线上。本机设计中，OER=已固定接地，RRW固定接高电平，CER:由CER反相产生」 当CER=1时，右端口读出数据，并放到指令总线INS上：当CER=0时，禁止右端口操作。左 端口的OEL#由LRW经反相产生，不需单独控制。当CEL#=O且LRW=]时，左端口进行读操作 当CER#=O且LRW=0时，在T3的上升沿开始进行写操作，将数据总线DUS上的数据写入存 储器。 7.地址寄存器AR1和AR2 AR1(U37)和AR2(U2 7、U28)提供 片GAL22V10

2 只在加法运算和减法运算时产生。加运算中，C 表示进位;减运算中，C 代表借位。加、减运 算产生的进位(借位，在 T4 的上升沿送入 c 寄存器保存。与、乘、直通操作不影响进位 C 的状态，即进位 C 保持不变。 当 ALU＿BUS=l 时，运算结果送往数据总线 DBUS。加、减运算产生的进位(借位)C 与控制台 的 C 指示灯相连。 2.DR1 和 DR2 DRl 和 DR2 是运算操作数寄存器，DR1 和 ALU 的 B 数据口相连，DR2 和 ALU 的 A 数据口相连。DRl 和 DR2 各由 2 片 74HC298(U23、U24、U2l、U22)组成。U23 是 DRl 的低 4 位，U24 是 DRl 的高 4 位;U2l 是 DR2 的低 4 位，U22 是 DR2 的高 4 位。当 M1=0 且 LDDRl=l 时，在 T3 的下降沿，DRl 接收来自寄存器堆 B 端口的数据;当 Ml=1 且 LDDR1=1 时，在 T3 的下降沿，DR1 接收来自数据总线 D＿BUS 的数据。当 M2=0 且 LDDR2=1 时，在 T3 的下降沿，DR2 接收来自寄存器堆 A 端口的数据;当 M2=l 且 LDDR2=1 时， 在 T3 的下降沿，DR2 接收来自数据总线 DBUS 的数据。 3．多端口通用寄存器堆 RF 多端口通用寄存器堆 RF 由 l 片 ispLSI1016(U32)组成，它的功能和 MCl4580 类似。 寄存器堆中包含 4 个 8 位寄存器(R0、Rl、R2、R3)，有三个控制端口。其中两个端口控制 读操作，一个端口控制写操作，三个端口可同时操作。RD1、RD0 选择从 A 端口读出的寄 存器，RSl、RS0 选择从 B 端口读出的寄存器，WR1、WR0 选择被写入的寄存器。WRD 控 制写操作。当 WRD=0 时，禁止写操作;当 WRD=1 时，在 T2 的上升沿将来自 ER 寄存 器的数据写入由 WR1、WR0 选中的寄存器。 A 端口的数据直接送往操作数寄存器 DR2，B 端口的数据直接送往操作数寄存器 DR1。 除此之外，B 端口的数据还通过 1 片 74HC244(U15)送往数据总线 DBUS。当 RS＿BUS#= 0 时，允许 B 端口的数据送到数据总线 DBUS 上:当 RS＿BUS#=l 时，禁止 B 端口的数据 送到数据总线 DBUS。 4．暂存寄存器 ER 暂存寄存器 ER(Ul4)是 1 片 74HC374，主要用于暂时保存运算器的运算结果。当 LDER =l 时，在 T4 的上升沿，将数据总线 DBUS 上的数据打入暂存寄存器 ER。ER 的输出送往 多端口通用寄存器堆 RF，作为写入数据使用。 5．开关寄存器 SW＿BUS 开关寄存器 SW＿BUS（U38）是 1 片 74HC244，用于将控制台开关 SW7 一 SW0 的数据送往 数据总线 DBUS。当 SW＿BUS#=1 时，禁止开关 SW7 一 SW0 的数据送往数据总线 DBUS;当 SW_BUS#=0 时，允许开关 SW7 一 SW0 的数据送往数据总线 DBUS。 6．双端口存储器 RAM 双端口存储器由一片 IDT7132(U36)及少量附加控制电路组成。IDT7132 是 2048 字节的 双端口静态随机存储器，本机实际使用 256 字节。IDT7132 两个端口可同时进行读、写操 作。在本机中，左端口的数据连接数据总线 DBUS，可进行读、写操作，右端口数据和指令 总线 INS 连接，输出到指令寄存器 IR，作为只读端口使用。存储器 IDT7132 有 6 个控制引 脚:CEL#、LRW、OEL#、CER#、RRW、OER#。CEL#、LRW、OEL#控制左端口读、写操作，CER#、 RRW、OER#控制右端口读、写操作。CEL#为左端口选择引脚，低有效，为高时禁止左端口操 作;LRW 为高时，左端口进行读操作，LRW 为低时，左端口进行写操作;OER#为低时，将左端 口读出的数据放到数据总线 DBUS 上。CER#、RRW、OER#控制右端口读、写操作的方式与 CEL#、 LRW、OER#控制左端口读、写操作的方式类似，不过右端口读出的数据放到指令总线上而不 是数据总线上。本机设计中，OER#已固定接地，RRW 固定接高电平，CER#由 CER 反相产生。 当 CER=l 时，右端口读出数据，并放到指令总线 INS 上;当 CER=0 时，禁止右端口操作。左 端口的 OEL#由 LRW 经反相产生，不需单独控制。当 CEL#=0 且 LRW=l 时，左端口进行读操作; 当 CER#=0 且 LRW=0 时，在 T3 的上升沿开始进行写操作，将数据总线 DBUS 上的数据写入存 储器。 7．地址寄存器 ARl 和 AR2 地址寄存器 ARl(U37)和 AR2(U27、U28)提供双端口存储器的地址。ARl 是 l 片 GAL22V10， 具有加 1 功能，提供双端口存储器左端目的地址。ARl 从数据总线 DBUS 接收数据。ARl 的控

制信号是LDARI和ARL_INC。当ARI_INC-]时，在T4的上升沿，ARI的值加1：当DARI= 时，在T4的上升沿，将数据总线DBUS的数据打入地址寄存器AR1。AR2由2片74C298组 成，有两个数据输入端， 个来自程序计数器PC,另一个来自数据总线DBUS。AR2的控制 信号是LDAR2和M3.3选择数据来源 当3=1时，选中数据总线DBUS:当M3= 0,选 程武数器心2控制何时接收地址，当DA2=1时，在2的下降沿将选中的数据源 8.程序计数器PC、地址加法器器ALU2、地址缓存器R4 程序计数器PC、地址加法器器A2、地址缓存器R4联合完成三种操作：PC加载，PC+1 PC+D。R4是一个由2片74HC298(U25、U26)构成的只有存储功能的两路选择器。当M4=1 时，选中数据总线DBUS:当M4=O,从指令寄存器IR的低4位IRO一IR3接收数据。当LDR4=] 时，在T2的下降沿将选中的数据打入R4。AL2由1片础GAL22V10(UI7)构成，当PC_ADD=] 时，完成PC和IR低4值的相加，即PC加D。程序计数器PC是1片GAL22W10(U18), 当 NC1时，完成PC+1:当PCDD时，与AL.2 一起完成PC+D的功能：当IDPC 时，接收从AL2和R4来的地址，实际是接收来自数据总线DBS的地址，这些新的程序地 9指 沿打入PC寄存器。 寄存器R是一片7C3740 存储器接收数据（指令 沿将米生各种所需 部分应连到寄存器堆（用户自己连接），选择参与运算的寄存器。在某些情况下，指令的操 作数部分也参与新的PC的计算。 本实验系统设计了12条基本的机器指令，均为单字长(8位)指令。指令功能及格式 如表2所示。表2中的X代表随意值，RS1、RS0指的是寄存器堆的B端口选择信号RS1、RS0, D1、D0指的是寄存器堆的A瑞口选择信号D1、RD0,不过由于运算结果需写回，因此 也同时指WR、RC 用F 需将它们对应连接。另一点需说明的是，为了简化运算，指令JCD 中的D是 时用户系 虽仅设计 ,但代表了计算机中常用的指令类型。必要 令或者重新设计指令 中断地址 用L中顺地香保977财用王保在中发生时的 1AR11)是一片74HC374 便用控制台上的数据指示灯观察断点地址。 以上介绍了数据通路的基本组成。数据通路所需的各控制信号 除了T1、T2、T3、T 己在印制板上连接好以外，其金的控制信号在数据师路的下方都有插孔引出，实哈时只男 将它们和控制器产生的对应信号正确连接即可。实验中提供的电路图上，凡引出、引入线 端带有短租黑标记的信号，都是需要用户自己连接的信号。 框图 (见后面 控制存储器由5片28C648、【19、1110、11、112)组成。28C64是申接除的可程0M 存储容量为8服字节，本实验系统仅使用了128字节。微指令格式采用全水平型，微指令 长35位。其中顺序控制部分10位：后继微地址0一山A5,判别标志PO、P1、P2、P3:操作 控制字段25位，全部采用直接表示法，用于控制数据通路的操作。 标志位P3和控制台开关SB、S结合在一起确定微程序的分支，完成不同的控制台操 作。标志位P2与指令操作码(IR的高4位1R4、1R5、1R6、1R7)结合确定微程序的分 ,转向各种指令的不同微程序流程。标志位标志 条指令的结束，与中断请求信号T 结合，实现对程序的中断处理。标志位P0与进位标志C结合确定微程序的分支，实现条件 3

3 制信号是 LDARl 和 ARl＿INC。当 ARl＿INC=l 时，在 T4 的上升沿，ARl 的值加 1;当 LDAR1=1 时，在 T4 的上升沿，将数据总线 DBUS 的数据打入地址寄存器 AR1。AR2 由 2 片 74HC298 组 成，有两个数据输入端，一个来自程序计数器 PC，另一个来自数据总线 DBUS。AR2 的控制 信号是 LDAR2 和 M3。M3 选择数据来源，当 M3=1 时，选中数据总线 DBUS;当 M3=0 时，选中 程序计数器 PC。LDAR2 控制何时接收地址，当 LDAR2=1 时，在 T2 的下降沿将选中的数据源 上的数据打入 AR2。 8．程序计数器 PC、地址加法器器 ALU2、地址缓存器 R4 程序计数器 PC、地址加法器器 ALU2、地址缓存器 R4 联合完成三种操作:PC 加载，PC+l， PC+D。R4 是一个由 2 片 74HC298(U25、U26)构成的具有存储功能的两路选择器。当 M4=1 时，选中数据总线 DBUS；当 M4=0，从指令寄存器 IR 的低 4 位 IR0 一 IR3 接收数据。当 LDR4=l 时，在 T2 的下降沿将选中的数据打入 R4。ALU2 由 1 片础 GAL22Vl0(Ul7)构成，当 PC_ADD=l 时，完成 PC 和 IR 低 4 值的相加，即 PC 加 D。程序计数器 PC 是 l 片 GAL22V10(U18)， 当 PC＿INC=l 时，完成 PC+1; 当 PC＿ADD=l 时，与 ALU2 一起完成 PC+D 的功能;当 LDPC=1 时，接收从 ALU2 和 R4 来的地址，实际是接收来自数据总线 DBUS 的地址，这些新的程序地 址在 T4 的上升沿打入 PC 寄存器。 9．指令寄产器 IR 指令寄存器 IR 是一片 74HC374(U20)。它的数据端从双端口存储器接收数据(指令) 当 LDIR=l 时，在 T4 的上升沿将来自双端口存储器的指令打入指令寄存器 IR 保存。指令 的操作码部分送往控制器译码，产生各种所需的控制信号。大多数情况下，指令的操作数 部分应连到寄存器堆(用户自己连接)，选择参与运算的寄存器。在某些情况下，指令的操 作数部分也参与新的 PC 的计算。 本实验系统设计了 12 条基本的机器指令，均为单字长(8 位)指令。指令功能及格式 如表 2 所示。表 2 中的 X 代表随意值，RS1、RS0 指的是寄存器堆的 B 端口选择信号 RS1、RSO， RDl、RD0 指的是寄存器堆的 A 端口选择信号 RDl、RD0，不过由于运算结果需写回，因此它 也同时指 WRl、WR0，用户需将它们对应连接。另一点需说明的是，为了简化运算，指令 JC D 中的 D 是一个 4 位的正数，用 D3D2DlD0 表示。 实验系统虽仅设计了 12 条基本的机器指令，但代表了计算机中常用的指令类型。必要 时用户可扩充到 16 条指令或者重新设计指令系统。 10．中断地址寄存器 IAR 中断地址寄存器 IAR(U19)是一片 74HC374，用于保存中断发生时的断点地址。它直接使 用 LDIAR 信号作为时钟脉冲。当 IAR＿BUS#=0 时，它将断点地址送到数据总线 DBUS 上，以 便用控制台上的数据指示灯观察断点地址。 以上介绍了数据通路的基本组成。数据通路所需的各控制信号，除了 Tl、T2、T3、T4 已在印制板上连接好以外，其余的控制信号在数据通路的下方都有插孔引出，实验时只要 将它们和控制器产生的对应信号正确连接即可。实验中提供的电路图上，凡引出、引入线 端带有短粗黑标记的信号，都是需要用户自己连接的信号。 六、控制器 控制器位于本实验系统的中上部，产生数据通路操作所需的控制信号。出厂时，提供 了一个微程序控制器，使用户能够进行基本的计算机组成原理实验。图 5 是控制器的框图。 （见后面） 控制存储器由 5 片 28C64(U8、U9、U10、U11、U12)组成。28C64 是电擦除的可编程 ROM， 存储容量为 8K 字节，本实验系统仅使用了 128 字节。微指令格式采用全水平型，微指令字 长 35 位。其中顺序控制部分 10 位:后继微地址A0 一A5，判别标志 P0、Pl、P2、P3;操作 控制字段 25 位，全部采用直接表示法，用于控制数据通路的操作。 标志位 P3 和控制台开关 SWB、SWA 结合在一起确定微程序的分支，完成不同的控制台操 作。标志位 P2 与指令操作码(IR 的高 4 位 1R4、1R5、1R6、1R7)结合确定微程序的分 支，转向各种指令的不同微程序流程。标志位 Pl 标志一条指令的结束，与中断请求信号 INTQ 结合，实现对程序的中断处理。标志位 P0 与进位标志 C 结合确定微程序的分支，实现条件

转移指令。 操作控制字段25位，全部采用直接表示法，控制数据通路的操作。在设计过程中，根 据微程序流程图进对控制信 」适当的乐合与归开 硫程图中作用相同 或者类似的信号归并为 信 下面列出微程序控制器提供的控制信号。信号名带后缀 者为低电平有效 TF为 洁除中断 士TT LIR(CER) 为1时，允许对R加载，此信号也可用于作为双端口存储器右端口 择CFD LDPC (LDR4) 为1时，允许对程序计数器PC加载，此信号也可用于作为R4的加 载允许信号LDR4. PC ADD 为1时，进行PC+D操作。 PC INC 为1时，进行PC+l操作。 当M4=1时，R4从数据总线DBS接收数据：当M4=0时，R4从指 令寄存器R接收数据 DARI (LDAR2) 对中医 存器IAR加 1时，允许对地址寄存器AR1加载，此信号也可用于作为允许对 地址寄存器AR2加载 ARI AR1+1 当M3=1时，AR2从数据总线DBUS接收数据：当M3=O时，AR2 从程序计数器儿接收数据。 LDER 为1时，允许对暂存寄存器ER加载 IAR_BUS# 低有效，为O时将中断地址寄存器IAR送数据总线DBUS, SW BUS 低有效，为0时将控制台开关SW7 一SWO送数据总线DBUS。 RS_BUS 低有效，为0时将寄存器堆RF的B端口送数据总线DBUS。 ALU BUS 时，将AL 低 ,为0时 纤双端 存储 写操 时，双端口存储器左端口进行读操作：LRW=0且CEL#'0 双端口存储器左端 WRD 为1时， 允许对寄存器堆即进行写操作 LDDRI (DOR2) 为1时允许对操作数寄存器D1加载。此信号也可用于作为对操作 数寄存器DR2加载。 M12 当M1=1时，操作数寄存器DR1从数据总线DBUS接收数据：当1= O时，操作数寄存器DRI从寄存器堆RF接收数据。此信号也可用于作为操作数寄存器DR2 的数据来源选择信 S2、S1、S0 择运算器ALU的运算类型。 暂停 程序运行。 2.微地址寄存器uAR(74C273 微地址寄存器uAR(74HC273)对控制存储器提供微程序地址。当CLR#0时，将其复位 到零，使微程序从00000OB地址开始执行。在T1的上升沿将新的微程序地址uD0 .n5 入微地址寄存器uAR。控制台开关SC直接连到74组C273,作为μD6,用于实现读寄存器操 作KRR。 3.跳转开关JUMP 一组6个跳线开关(J1)。当用短路子将它们连通时，微地址寄存器AR从本实验 系统提供的微程序地址译码电路得到新的微程序地址μD0一D5。当他们被断开时，用户提 供目口的新 这样用户能够使用自己设计的微程序地址译码电路。 4,微程序地址译码电路DECORDE

4 转移指令。 操作控制字段 25 位，全部采用直接表示法，控制数据通路的操作。在设计过程中，根 据微程序流程图进对控制信号行了适当的综合与归并，把某些在微程序流程图中作用相同 或者类似的信号归并为一个信号。下面列出微程序控制器提供的控制信号。信号名带后缀# 者为低电平有效，否则为高电平有效。 INTS 置中断允许标志 INTE 为 1 INTC 清除中断允许标志 INTE。 LDIR(CER) 为 1 时，允许对 IR 加载，此信号也可用于作为双端口存储器右端口 选择 CER。 LDPC(LDR4) 为 1 时，允许对程序计数器 PC 加载，此信号也可用于作为 R4 的加 载允许信号 LDR4。 PC＿ADD 为 l 时，进行 PC+D 操作。 PC＿INC 为 l 时，进行 PC+l 操作。 M4 当 M4=1 时，R4 从数据总线 DBUS 接收数据;当 M4=0 时，R4 从指 令寄存器 IR 接收数据。 LDIAR 为 1 时，对中断地址寄存器 IAR 加载。 LDAR1(LDAR2) 为 1 时，允许对地址寄存器 AR1 加载，此信号也可用于作为允许对 地址寄存器 AR2 加载。 AR1＿INC 为 1 时，允许进行 ARl+l 操作。 M3 当 M3=1 时，AR2 从数据总线 DBUS 接收数据;当 M3=0 时，AR2 从程序计数器儿接收数据。 LDER 为 l 时，允许对暂存寄存器 ER 加载。 IAR＿BUS# 低有效，为 0 时将中断地址寄存器 IAR 送数据总线 DBUS。 SW_BUS# 低有效，为 0 时将控制台开关 SW7 一 SW0 送数据总线 DBUS。 RS_BUS# 低有效，为 0 时将寄存器堆 RF 的 B 端口送数据总线 DBUS。 ALU_BUS 为 l 时，将 ALU 中的运算结果送数据总线 DBUS。 CEL# 低有效，为 0 时允许双端口存储器左端口进行读、写操作。 LRW 当 LRW=l 且 CEL#=0 时，双端口存储器左端口进行读操作;LRW=0 且 CEL#='0 时，双端口存储器左端口进行写操作。 WRD 为 l 时，允许对寄存器堆 RF 进行写操作。 LDDRl(LDDR2) 为 1 时允许对操作数寄存器 DRl 加载。此信号也可用于作为对操作 数寄存器 DR2 加载。 M1(M2) 当 M1=1 时，操作数寄存器 DR1 从数据总线 DBUS 接收数据;当 M1= 0 时，操作数寄存器 DRl 从寄存器堆 RF 接收数据。此信号也可用于作为操作数寄存器 DR2 的数据来源选择信号。 S2、Sl、S0 选择运算器 ALU 的运算类型。 TJ 暂停微程序运行。 NC0、NCI、NC2 备用 NC3、NC4 上述控制信号连同时序电路提供的时序、控制信号位于控制器的下边。 2．微地址寄存器AR(74HC273) 微地址寄存器A R(74HC273)对控制存储器提供微程序地址。当 CLR#=0 时，将其复位 到零，使微程序从 000000B 地址开始执行。在 Tl 的上升沿将新的微程序地址D0 一 D5 打 入微地址寄存器A R。控制台开关 SWC 直接连到 74HC273，作为 D6，用于实现读寄存器操 作 KRR。 3．跳转开关 JUMP 这是一组 6 个跳线开关(Jl)。当用短路子将它们连通时，微地址寄存器A R 从本实验 系统提供的微程序地址译码电路得到新的微程序地址 DO 一D5。当他们被断开时，用户提 供自己的新微程序地D0 一D5 这样用户能够使用自己设计的微程序地址译码电路。 4，微程序地址译码电路 DECORDER

微程序地址译码电路DEC0RDER产生后继微程序地址，它由2片74HC32(U2、U3)和2 片74C08(心4、U5)构成。微程序地址译码电路数据来源是：控制存储器产生的后继微程 序地址uA0 “uA5,控制存储器产生的 志位O一P3,指令操作码IR4一1R7,进位标志 C,中断请求标志ITQ,控制台方式标志位SWA、SB。 七、控制合位于 用于给 据通路 算机组成原理实验系统的下部 空制信号 数据开关，直接接到数据通路部分的数据总线DS上，用于向数据通路中的器件置数 开关拨到上面位置时输出1， 拨到下面位置时输出0。SW7是最高位，S0是最低位 2K15K0 双位拨动开关。开关拨到上面位置时输出1，拨到下面位置时输出0。实验中用于模拟 数据通路部分所需的电平控制信号。例如，将KO与LDDRI连接，则KO向上时，表示置LDDR1 为1，KO向下时，表示置LDDRI为O。 3.数据指示灯D 管用干显示数据益 ,显示数据总线DBUS状态 8个绿色发灯 极答，用品示双端口存储器的地计绕存器内突。A7是高位，A0是 低位。双端口存储器IDT7132有两个地址端口，地址寄存器AR1提供左端口地址A7L一A01 地址寄存器AR2提供右端口地址A7R一AOR。当双位开关AR2/ARI拨到AR1位置时，显示地 h址寄存器AR1的内容：当双位开关AR2/AR1拨到AR2位置时.显示地址寄存器A2的内容. 5微地址指示灯uA5一uA0 6个黄色发光二极管，用于显示控制存储器的地址μA5一uA0。uA5是最高位，A0 是最低位 6.其他指示灯P3、P2、P1、PO、IE、C 的微代号 于显示 PO、IE C的 是控有 允许标 许中断：当IE 这动生、Q.R单冲.技一次按CL,产生一个负的单 耳业D 脉冲CLR#,对全机进行复位，便全机处于初始状态，微程序地址置为OO0OOOB。CLR#到时序 和控制器的连接已在印制板上实现，控制存储器和数据通路部分不使用复位信号CL=。 按一次QD按钮，产生一 个正的QD启动脉冲。W和时序部分的连接己在印制板上实现。按 次INTR按钮，产生一个正的单球种，可用于作为中断请求信号。NTR到时序部分的通 接己在印制板上实现。这三个单脉冲都有插孔对外输出，供用户设计自己的控制器和时序 电路时使用。 8单步：单拍 单指开关DB、DPDZ 按一次0 的非连续工作方式 只 方式 QD按钮，计算机执行 足指 器适用。在单步方式下，按一次启动按钮D,发送一组1、2、W3、W4时序脉冲。在使用 硬布线控制器时，每条指令需要一组1、2、3、W4时序脉冲，因此单步方式实际上是质 布线控制器下的单指方式。B、DP、DZ这三个双位开关，任何时刻都只允许一个开关置1， 决不允许两个或三个开关同时置1。当DB=-0且DP=0且DZ-0时，机器处于连续工作方式。 9.控制台万式开关SC、SWB、SA 控制台方式开关SC、SWB、SA定义了TC一4计算机组成原理实验系统的五种工作方式。 东测的标准拉有牛种工作方式定文知门 工作方式

5 微程序地址译码电路 DECORDER 产生后继微程序地址，它由 2 片 74HC32(U2、U3)和 2 片 74HC08(U4、U5)构成。微程序地址译码电路数据来源是:控制存储器产生的后继微程 序地址A 0 一A 5，控制存储器产生的标志位 P0 一 P3，指令操作码 IR4 一 1R7，进位标志 C，中断请求标志 INTQ，控制台方式标志位 SWA、SWB。 七、控制台 控制台位于 TEC 一 4 计算机组成原理实验系统的下部，主要由若干指示灯和若干拨动开 关组成，用于给数据通路置数、设置控制信号、显示各种数据使用。 1.SW7 一 SW0 数据开关，直接接到数据通路部分的数据总线 DBUS 上，用于向数据通路中的器件置数。 开关拨到上面位置时输出 1，拨到下面位置时输出 0。SW7 是最高位，SW0 是最低位。 2.Kl5 一 K0 双位拨动开关。开关拨到上面位置时输出 1，拨到下面位置时输出 0。实验中用于模拟 数据通路部分所需的电平控制信号。例如，将 K0 与 LDDRl 连接，则 K0 向上时，表示置 LDDRl 为 1,K0 向下时，表示置 LDDRl 为 0。 3．数据指示灯 D7 一 D0 8 个红色发光二极管，用于显示数据总线 DBUS 或者指令寄存器 IR 的状态。D7 是最高 位，D0 是最低位。双位开关 IR/DBUS 拨到 IR 位置时，显示指令寄存器 IR 的状态;双位开关 IR/DBUS 拨到 DBUS 位置时，显示数据总线 DBUS 状态。 4．地址指示灯 A7 一 A0 8 个绿色发光二极管，用于显示双端口存储器的地址寄存器内容。A7 是最高位，A0 是最 低位。双端口存储器 IDT7132 有两个地址端口，地址寄存器 ARl 提供左端口地址 A7L 一 A0L， 地址寄存器 AR2 提供右端口地址 A7R 一 A0R。当双位开关 AR2/ARl 拨到 ARl 位置时，显示地 址寄存器 AR1 的内容:当双位开关 AR2/ARl 拨到 AR2 位置时，显示地址寄存器 AR2 的内容。 5 微地址指示灯A5 一A0 6 个黄色发光二极管，用于显示控制存储器的地址A5 一A0。A5 是最高位，A0 是最低位。 6．其他指示灯 P3、P2、Pl、P0、IE、C 6 个黄色发光二极管用于显示 P3、P2、Pl、P0、IE、C 的值。P3、P2、P1、P0 是控存 的微代码位，用于条件分支产生下一个微地址。C 是如、减运算时产生的进位值。IE 是中 断允许标志。当 IE=l 时，允许中断;当 IE=O 时，禁止中断。 7．微动开关 CLR#、QD、INTR 这三个微动开关用于产生 CLR#、QD、INTR 单脉冲。按一次按钮 CLR#，产生一个负的单 脉冲 CLR#，对全机进行复位，便全机处于初始状态，微程序地址置为 000000B。CLR#到时序 和控制器的连接已在印制板上实现，控制存储器和数据通路部分不使用复位信号 CLR#。 按一次 QD 按钮，产生一个正的 QD 启动脉冲。W 和时序部分的连接已在印制板上实现。按 一次 INTR 按钮，产生一个正的单脉冲，可用于作为中断请求信号。INTR 到时序部分的连 接已在印制板上实现。这三个单脉冲都有插孔对外输出，供用户设计自己的控制器和时序 电路时使用。 8．单步、．单拍、单指开关 DB、DP、DZ DB(单步)、DP(单拍)、DZ(单指)是三种特殊的非连续工作方式。当 DP=l 时，计算机处于单 拍方式，按一次 QD 按钮，每次只执行一条微指令，发送一组 Tl、T2、T3、T4 时序脉冲。当 DZ=1 时，计算机处于单指方式。单指方式只对微程序控制器适用。在单指方式下，按一次 QD 按钮，计算机执行一条指令。当 DB=l 时，机器处于单步方式。单步方式只对硬布线控制 器适用。在单步方式下，按一次启动按钮 QD，发送一组 Wl、W2、W3、W4 时序脉冲。在使用 硬布线控制器时，每条指令需要一组 Wl、W2、W3、W4 时序脉冲，因此单步方式实际上是硬 布线控制器下的单指方式。DB、DP、DZ 这三个双位开关，任何时刻都只允许一个开关置 1， 决不允许两个或三个开关同时置 l。当 DB=0 且 DP=0 且 DZ=0 时，机器处于连续工作方式。 9．控制台万式开关 SWC、SWB、SWA 控制台方式开关 SWC、SWB、SWA 定义了 TEC 一 4 计算机组成原理实验系统的五种工作方式。 在出厂时提供的标准控存中，五种工作方式定义如下: SWC SWB SWA 工作方式

PR,启动程序 8 0 10 KRD,读取端口存储器 KWE 写双端口存储器 0 加载奇存器堆 在按R按钮复位后， PR是启动程序方式。 后，启动程序运行】 KRD是读取端口存储器方式。在此方式下，()首先在SW7一SW0置好存储器地址： 按qD按钮，则将此地址打入地址寄存器AR1,并读出该地址存储器内容到数据总线DBUS。 (2)每按一次QD按钮，地址寄存器ARI加1，并读出新地址存储器内容到数据总线DBUS。 依次进行下去，直到按复位按钮CLR#为止。 E是写双端口存储器方式。 在此方式下，(I)首先在SW7一SW0置好存储器地址 0按钮，则首先将此地址打个地址奇存器A1，然后等待输入效诺· (2)在57 一S0 数好数据 D按钮，首先写 ,然后地址寄存器AR1加1， /1 存储器地址，按D按钮，则将此地址打入地 首先在SW7一S0置好 存器ARI和地址寄存器ARI。 s0好据 数据的低2位D1、0为奇存器堆中的寄存器号， 一次9D按钮，则 写数据到ARI1指定的存储器单元：然后将写入的数据从右端口读出，并送入指令寄存器IR (3)在SW7一Sw0置好数据，该数据为写入寄存器的数据，寄存器号由IR低2位指定。 按QD按钮，则首先将此数据写入寄存器R,然后将R中的数据写入指定的寄存器。(4④) 返回(2)，依次进行下去，直到按复位按钮CLR=为止。 KRR是读寄存器堆方式。此方式用于读寄存器堆中的寄存器。(I)首先在SW7 一SW0 ,按QD按钮，则将此地址打入地址寄存器AR1和地址奇存器AR1。 2位为仔 的奇仔器号，按 QD按钮 指 的存储器 3) (o) 依次运 下去， 本计算机组成原理实验系统提供了一个用户自选器件试验区， 供流水微程序控制器克 验、硬布线控制器实验、流水硬布线控制器实验使用。自选器件试验区包括了1个ispLSI1032 器件及下载插座，把PC机和下载插座用出厂时提供的下载电缆相连，在PC机上运行 ispEXPERT软件，即可对ispLSI1O32器件编程和下载。利用ispLSI1032器件，可满足这 个实验中应用的逻辑电路需要。另外，为了增加灵和性，用户自选器件试验区还提供了10 个双列直插插座，其中包括2个24引脚插座，3个20引脚插座，2个16引脚插座，3个14 一4计算机组成原理实验系统中还提供了3个接地点，供用示波器和 万用表测试时使用 w 图3基本时序图

6 0 0 0 PR，启动程序 0 0 1 KRD，读取端口存储器 0 1 0 KWE，写双端口存储器 0 1 1 KLD，加载寄存器堆 1 0 0 KRR，读寄存器堆 在按 CLR#按钮复位后，根据 SWC、SWB、SWA 选择工作方式。 PR 是启动程序方式。在此方式下，首先在 SW7 一 SW0 指定启动地址，按启动按钮 QD 后，启动程序运行。 KRD 是读取端口存储器方式。在此方式下，(l)首先在 SW7 一 SW0 置好存储器地址; 按 QD 按钮，则将此地址打入地址寄存器 ARl，并读出该地址存储器内容到数据总线 DBUS。 (2)每按一次 QD 按钮，地址寄存器 ARl 加 l，并读出新地址存储器内容到数据总线 DBUS。 依次进行下去，直到按复位按钮 CLR#为止。 KWE 是写双端口存储器方式。在此方式下，(l)首先在 SW7 一 SW0 置好存储器地址; 按 QD 按钮，则首先将此地址打入地址寄存器 ARl，然后等待输入数据。(2)在 SW7 一 SWO 置好数据，按 QD 按钮，首先写数据到 ARl 指定的存储器单元，然后地址寄存器 ARl 加 l， 等待新的输入数据。依次进行下去，直到按复位按钮 CLR#为止。 KLD 是加载寄存器堆方式。此方式用于对寄存器堆加载。（1）首先在 SW7 一 SW0 置好 存储器地址，按 QD 按钮，则将此地址打入地址寄存器 ARl 和地址寄存器 AR1。(2)在 SW7 一 SW0 置好数据，数据的低 2 位 Dl、D0 为寄存器堆中的寄存器号，按一次 QD 按钮，则 写数据到 ARl 指定的存储器单元;然后将写入的数据从右端口读出，并送入指令寄存器 IR。 (3)在 SW7 一 SW0 置好数据，该数据为写入寄存器的数据，寄存器号由 IR 低 2 位指定。 按 QD 按钮，则首先将此数据写入寄存器 ER，然后将 ER 中的数据写入指定的寄存器。(4) 返回(2)，依次进行下去，直到按复位按钮 CLR#为止。 KRR 是读寄存器堆方式。此方式用于读寄存器堆中的寄存器。(I)首先在 SW7 一 SW0 置好存储器地址，按 QD 按钮，则将此地址打入地址寄存器 ARl 和地址寄存器 AR1。(2) 在 SW7 一 SW0 置好数据，数据的 D3、D2 位为寄存器堆中的寄存器号，按一次 QD 按钮。 则与数据到 ARl 指定的存储器单元;然后将写入的数据从右端口读出，并送入指令寄存器 IR。同时将 IR3、IR2 指定的寄存器送往数据总线 DBUS。拨动开关 IR/DBUS 可看到 IR 的 值和 IR 指定的寄存器的值。(3)返回(2)，依次进行下去，直到按复位按钮 CLR#为止。 八、用户自选器件试验区 本计算机组成原理实验系统提供了一个用户自选器件试验区，供流水微程序控制器实 验、硬布线控制器实验、流水硬布线控制器实验使用。自选器件试验区包括了 l 个 ispLSI1032 器件及下载插座，把 PC 机和下载插座用出厂时提供的下载电缆相连，在 PC 机上运行 ispEXPERT 软件，即可对 ispLSI1032 器件编程和下载。利用 ispLSI1032 器件，可满足这三 个实验中应用的逻辑电路需要。另外，为了增加灵和性，用户自选器件试验区还提供了 10 个双列直插插座，其中包括 2 个 24 引脚插座，3 个 20 引脚插座，2 个 16 引脚插座，3 个 14 引脚插座。 除此之外，TEC 一 4 计算机组成原理实验系统中还提供了 3 个接地点，供用示波器和 万用表测试时使用

表】运算馨功能表 A(低4位)XB(低4位) 拉制器 图敷据通路总体图 记列 3D2 10 1100十 1

7

2564254 广0-55 55 个 图5控制器框国 控制器 运算器 存储器

8