《计算机组成原理》课程教学资源（实验指导）实验三 存储器

实验三双端口存储器原理实验 、实验目的 (1)了解双端口静态存储器IDT7132的工作特性及使用方法。 (2)了解半导体存储器如何读写。 二、实验设 TEC-4 i 算机组成原理实验系统1台 数字万用表1只 三、实验电路 图1给出双端口存储器的实验电路图，其中DT7132为2K*8的芯片，它的使用与教材 上讲的IDT7133相似以，在图中给入地址A8-A10接地，实际可使用的存储容量为256字 节。左端口的数据部分与数据总线D57-8S0相联：右端口的数据引脚与指令传输线 IN7-INO连接， 显示地址和IR中的数据用IR/DBUS切换。左端口地址由AR提供， 端口地址由AR2(两片74HC298)提供，向AR1、AR2输入地址时注意，应切换AR1/AR2 开关。 左端口 右是口 CEL#(低有效)】 CER#(低有效) LRW(1=读，0=写) RRW(1=读，O=写，RRW已接固定高电平 [OEL#(低电平) OER#(OER#固定接低电平)】 地址和输入数据均由SW7-S0输入，左、右地址分别存在ARI、AR2中，并在输入时要注 意ARI/AR2的切换。 四、实验步骤 I、IAR_BUS接VCC,ALU_BUS接GND,AR1_INC接GND,NM3接VOC. 2.CEL#-KO,LRW-K1,CER-K2,LDAR1-K3.LDAR2-K4,SW_BUS-K5,LDIR-K6: DP=1.DB=0.DZ=0 3、合上电源，按CLR 4、从左端口输入数据 K0=1,K1=1,K2=0,K3=1,K4=0,K5=0,K6=0(IR/DBUS=DBUS,AR1/AR2=AR1) SW7-SW0=00H,按QD(00H一AR1,绿色指示灯显示“00I”) 3=0.K0=0.1=0.按0D 5、从右端口读出数据送入IR中 K0=1,K1=l, K4=0,K2=1,K6=1,按QD从右端口读出存储器00卵单元的数据，读出的数据 送入IR中并在控制台的IR指示灯上显示。 6、向10州单元送入11H,重复上述写入与读出的过程 思考题： 1、在什么情况下出现冲突？ 2、出现冲突后，左/右端口在何种条件下可被访问？

13 实验三 双端口存储器原理实验 一、实验目的 （1） 了解双端口静态存储器 IDT7132 的工作特性及使用方法。 （2） 了解半导体存储器如何读写。 二、实验设备 TEC-4 计算机组成原理实验系统 1 台 数字万用表 1 只 三、实验电路 图 1 给出双端口存储器的实验电路图，其中 IDT7132 为 2K*8 的芯片，它的使用与教材 上讲的 IDT7133 相似，在图中输入地址 A8-A10 接地，实际可使用的存储容量为 256 字 节。左端口的数据部分与数据总线 DBUS7-DBUS0 相联；右端口的数据引脚与指令传输线 IN7-IN0 连接，显示地址和 IR 中的数据用 IR/DBUS 切换。左端口地址由 AR1 提供，右 端口地址由 AR2（两片 74HC298）提供，向 AR1、AR2 输入地址时注意，应切换 AR1/AR2 开关。 左端口 右端口 CEL#（低有效） CER#（低有效） LRW（1=读，0=写） RRW（1=读，0=写，RRW 已接固定高电平 ） OEL#（低电平） OER# （OER#固定接低电平） 地址和输入数据均由 SW7-SW0 输入，左、右地址分别存在 AR1、AR2 中，并在输入时要注 意 AR1/AR2 的切换。 四、实验步骤 1、 IAR_BUS 接 VCC，ALU_BUS 接 GND，AR1_INC 接 GND，M3 接 VCC。 2、 CEL#-K0，LRW-K1，CER-K2，LDAR1-K3，LDAR2-K4，SW_BUS-K5，LDIR-K6； DP=1，DB=0，DZ=0 3、 合上电源，按 CLR# 4、 从左端口输入数据 K0=1，K1=1，K2=0，K3=1，K4=0，K5=0，K6=0（IR/DBUS=DBUS，AR1/AR2=AR1） SW7-SW0=00H，按 QD（00H—AR1，绿色指示灯显示“00H”） K3=0，K0=0，K1=0，按 QD 5、 从右端口读出数据送入 IR 中 K0=1，K1=1，K2=0，K3=0，K4=1，K5=0，K6=0，AR1/AR2=AR2，IR/DBUS=IR SW7-SW0=00H，按 QD，00H-AR2 K4=0，K2=1，K6=1，按 QD 从右端口读出存储器 00H 单元的数据，读出的数据 送入 IR 中并在控制台的 IR 指示灯上显示。 6、 向 10H 单元送入 11H，重复上述写入与读出的过程。 思考题： 1、 在什么情况下出现冲突？ 2、 出现冲突后，左/右端口在何种条件下可被访问？

数超指示幻 D 端口RAM 图7双端口存储器实验电路图 图1存储器

14 图 1 存储器