《数字逻辑电路》课程教学课件（PPT讲稿）第五章 触发器

第5章触发器 ●内容提要： ●另一种基本逻辑单元-触发器 ○触发器的各种电路结构及动作特点 ●触发器的逻辑功能表示及分类 ●不同触发器之间的相互转换

1 第5章 触发器 ⚫ 内容提要： ●另一种基本逻辑单元-触发器 ●触发器的各种电路结构及动作特点 ●触发器的逻辑功能表示及分类 ●不同触发器之间的相互转换

5.1概述 实现记忆功能，触发器必须以下两个特点： 第一.具有两个能自行保持的稳定状态0和1) 第二.根据不同的输入信号可以置1和0 根据电路形式的不同，触发器可分为基本RS触发器、 同步RS触发器、主从触发器、维持阻塞触发器、CMOS边沿 触发器等。 根据逻辑功能可分为：RS触发器、JK触发器、T触发器、 D触发器等。 根据存储原理不同可分为：静态触发器和动态触发器

2 5.1 概 述 实现记忆功能,触发器必须以下两个特点: 第一. 具有两个能自行保持的稳定状态(0和1) 第二. 根据不同的输入信号可以置1和0 根据电路形式的不同，触发器可分为基本RS触发器、 同步RS触发器、主从触发器、维持阻塞触发器、CMOS边沿 触发器等。 根据逻辑功能可分为：RS触发器、JK触发器、T触发器、 D触发器等。 根据存储原理不同可分为：静态触发器和动态触发器

概述（续） 触发器是构成时序逻辑电路的基本单元电路。 触发器具有记忆功能，能存储一位二进制数码。 触发器有三个基本特性： (1)有两个稳态，可分别表示二进制数码0和1，无 外触发时可维持稳态； (2)外触发下，两个稳态可相互转换（称翻转）； (3)有两个互补输出端。 以下按触发器的电路结构、触发方式、逻辑功能分 别进行介绍

3 概 述 (续) 触发器是构成时序逻辑电路的基本单元电路。 触发器具有记忆功能，能存储一位二进制数码。 触发器有三个基本特性： （1）有两个稳态，可分别表示二进制数码0和1，无 外触发时可维持稳态； （2）外触发下，两个稳态可相互转换（称翻转）； （3）有两个互补输出端。 以下按触发器的电路结构、触发方式、逻辑功能分 别进行介绍

5.2基本RS触发器一又称锁存器 一.与非门实现的基本RS触发器 1.电路组成及逻辑符号 1状态：Q=1、 Q=0 0状态： Q=0、Q=1 S6( Rp- R 表示低电 平有效 (a Reset为置0端（或复位端) Set为置1端（或置位端)

4 1. 电路组成及逻辑符号 1状态：Q＝1、Q ` ＝0 0状态：Q＝0、Q` ＝1 Reset为置0端（或复位端） Set为置1端（或置位端） 表 示 低 电 平有效 5.2 基本RS触发器—又称锁存器 一. 与非门实现的基本RS触发器

2.工作原理（仿真运行图4一1） 仿真 3. 功能表 表5-1 与非门组成的基本RS触发器的功能表 Sp R Q*1 状态（功能） 1 1 保持 1 0 1 置0 0 1 1 置1 0 不定 ↓其它表示法 5

5 2. 工作原理(仿真运行图4－1) 表 5-1 与非门组成的基本RS触发器的功能表 仿真 3. 功能表 4. 其它表示法

4.状态转换表（特性表) 现态：指触发器输入信号变化前的状态，用Q表示； 次态：指触发器输入信号变化后的状态，用Q+1表示。 特性表：次态Q*1与输入信号和现态Q"之间关系的真值 表。 与非门组成的基本RS触发器的状态转换表 R Sp On+1 说明 0 0 0 × 触发器状态不定 0 0 1 X 0 0 0 触发器置0 0 1 1 0 0 0 1 触发器置1 1 0 1 1 0 0 触发器保持原状态 1 不变

6 4．状态转换表（特性表） 现态：指触发器输入信号变化前的状态，用Qn表示； 次态：指触发器输入信号变化后的状态，用Qn+1表示。 特性表：次态Qn+1与输入信号和现态Qn之间关系的真值 表。 与非门组成的基本RS触发器的状态转换表

5.基本RS触发器的时序图（设初态为0） 通常用虚线或阴影表示触发器处于不定状态。 Sp 仿真 置1：置0 不定置1 不允许

7 通常用虚线或阴影表示触发器处于不定状态。 置1 置0 不允许 不定 置1 5. 基本RS触发器的时序图(设初态为0） 仿真

触发器的不定状态有两种含义： 一、 Q=Q=1时， 触发器既不是0状态，也不是1状态； 二、R'、S。同时从0回到1时 触发器的新状态不能预先确定。 返回

8 触发器的不定状态有两种含义： 一、 Q= Q `=1时， 触发器既不是0状态，也不是1状态； 二、RD ` 、SD` 同时从0回到1时， 触发器的新状态不能预先确定

二 .或非门组成的基本RS触发器 G Rp Rp R 仿真 G (c) (b) 或非门组成的基本RS触发器 (b)逻辑电路 （c)逻辑符号 输入信号R、S为高电平有效触发。 9

9 二. 或非门组成的基本RS触发器 或非门组成的基本RS触发器 （b） 逻辑电路 （c）逻辑符号 输入信号RD、SD为高电平有效触发。 仿真

或非门组成的基本RS触发器的状态转换表 RD Sp 说明 0 0 C S高电平 保持原状态不变 0 0 有效置1 0 1 0 置1 0 1 1 1 0 0 0 置0 1 1 0 1 R高电平 0 × 有效置0 状态不定 1 X 10

10 或非门组成的基本RS触发器的状态转换表 RD高电平 有效置0 SD高电平 有效置1