广东海洋大学：《数字电子技术》课程教学资源（PPT课件）掌握电平触发器、脉冲触发器各自的动作特点及波形绘制

2.由与非门组成的SR锁存器 S R'-oR (a)电路结构 (b)逻辑符号 工作原理 R'为置0输入端，S为置1输入端，低电平有效 正常工作下不应施加S'=R'=O的输入信号

正常工作下不应施加 ＝ 的输入信号 为置 输入端， 为置 输入端，低电平有效 工作原理 0 0 1   =   S R R S 2. 由与非门组成的SR锁存器

用与非门组成的SR锁存器的特性表： R Q 1 1 0 0 0 0 0 1# 0 0 1# 特性方程：Q*=S+R'Q 约束条件：S+R'=1

用与非门组成的SR锁存器的特性表: S’ R’ Q Q* 1 1 1 1 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 1 0 1 0 1 0 0 1 1# 0 0 0 1# 特性方程：Q*=S+R’Q 约束条件: S’+R’=1

无论用或非门组成的SR锁存器还是用与非门组成的SR 锁存器，只要输入S=1或R=1(S'=0或R'=0)的信号，Q和Q 的状态便立刻随之改变。这就是SR锁存器在置位、复位时的 动作特点。 3、RS锁存器的应用 ◆作为存储单元，可存储1位二进制信息。 ◆作为其它功能触发器的基本组成部分。 ◆构成单脉冲发生器 AN R 在开关闭合和断开瞬间 会出现抖动现象

3、RS锁存器的应用  作为存储单元，可存储1位二进制信息。  作为其它功能触发器的基本组成部分。  构成单脉冲发生器 vO 在开关闭合和断开瞬间 会出现抖动现象 + 5V AN R O v 无论用或非门组成的SR锁存器还是用与非门组成的SR 锁存器，只要输入S=1或R=1（S’=0或R’=0）的信号，Q和Q’ 的状态便立刻随之改变。这就是SR锁存器在置位、复位时的 动作特点

去抖动的单脉冲发生电路： SR锁存器 AN 111I 每按动开关AN一次，触发器只输出一个正脉冲

去抖动的单脉冲发生电路： 每按动开关AN一次，触发器只输出一个正脉冲。 SR锁存器 & & Q Q' S' R' G1 G2 + 5V AN R R S' R' Q

1、触发器的引入 2、触发器的分类 (1)根据逻辑功能的不同，触发器可分为： RS触发器、JK触发器、D触发器、T触发器、计数触发 器 (2)按照触发方式的不同，触发器可分为： 电平触发、脉冲触发、边沿触发 (注意掌握各自的动作特点和逻辑符号)

1、触发器的引入 2、触发器的分类 （1）根据逻辑功能的不同，触发器可分为： RS触发器、JK触发器、D触发器、T触发器、计数触发 器 （2）按照触发方式的不同，触发器可分为： 电平触发、脉冲触发、边沿触发 （注意掌握各自的动作特点和逻辑符号）

5.2时钟电平触发的触发器 1.电路结构与工作原理 CLK S R Q 0 X X 10 0 0 CLK CLK- 10 0 7 1 1R 10 0 0 G R'GA 1 0 1 1 0 (a)电路结构 b)逻辑符号 11 0 0 1 触发器在CLK=1时接 1 1 0 收输入信号 输入控制门+SR锁存器 1拉 只有触发信CLK到达，S和R才起作用 1# #在CLK回到0或S、R同时 回到0以后Q*的状态不定 特性方程：Q*=S+RQ(条件：CLK=1期间) 约束条件：SR=0

5.2 时钟电平触发的触发器 1. 电路结构与工作原理 只有触发信号 到达， 和 才起作用。 输入控制门 锁存器 CLK S R + SR #在CLK回到0或S、R同时 回到0以后Q*的状态不定 1 0 1 1 0 1 0 1 0 0 0 X X X Q 1 1 1 1 0 0 S 1 0 1 1 1 1 1 1 # 1 1 0 1 # 1 0 1 1 1 0 0 1 1 0 0 0 CLK R Q Q* 特性方程：Q* = S+R’Q 约束条件: SR = 0 （条件：CLK=1期间） 触发器在CLK=1时接 收输入信号

2.动作特点 设初态为0 在CLK=1的全部时间 里，S和R的变化都将引起 输出状态的变化；而在 CLK=0期间输出状态保持 不变。 强调：CLK只是一个操作信 号，并不是输入逻辑变量。 它的作用只是引发电路动 作，而动作的结果还要由 S、R和Q的状态决定。 在CLK=1期间，输出 状态可以随输入状态的变 化而多次翻转。一空 翻 思考：5.3

2. 动作特点 在CLK=1的全部时间 里，S和R的变化都将引起 输出状态的变化；而在 CLK=0期间输出状态保持 不变。 强调：CLK只是一个操作信 号，并不是输入逻辑变量。 它的作用只是引发电路动 作，而动作的结果还要由 S、R和Q的状态决定。 在CLK=1期间，输出 状态可以随输入状态的变 化而多次翻转。——空 翻 设初态为0 思考：5.3

在实际爱用中，有时需要在CLK有数电平到来之前，预 光将触发器置成1或0状态。 带异步置1、置0输入端的电平触发SR触发器 1S dR Rb (a)电路结构 (b)逻辑符号 异步：只要R或S。起作用，则触发器立刻被置0或置

带异步置1、置0输入端的电平触发SR触发器 异步： RD SD ， 0 1。 只要 ' 或 ' 起作用 则触发器立刻被置 或置 在实际应用中，有时需要在CLK有效电平到来之前，预 先将触发器置成1或0状态

5.3时钟脉冲触发的触发器 一、主从SR触发器 为了提高可靠性，要求每个CLK 1.电路结构和工作原 周期输出状态只能改变次 脉冲触发方式 G3 也叫延迟触发 G CLK R CLK CLK 从触发器 主触发盎 (a)电路结构 (b)逻辑符号 主触发器在CLK=1 时接收输入信号

5.3 时钟脉冲触发的触发器 一、主从SR触发器 1. 电路结构和工作原理 为了提高可靠性，要求每个CLK 周期输出状态只能改变1次 主触发器 从触发器 脉冲触发方式 也叫延迟触发 主触发器在CLK=1 时接收输入信号

G3 Om CLK CLK (a)电路结构 (b)逻辑符号 工作原理： CLKS R O* 当CLK=1时，主触发器工作接收S、R的输入信号 X XXX 2 CLK'=0,从触发器输出Q的状态保持不变。 000 0 当CLK回到低电平透，主触发器的和Q保持不变 L 0 011 而从触发器工作，接攻、Qm的信号，将Q和置 几 0 100 为与Q和Qm相同的状态。 几0 110 几1 001 强调：触发器的特性方程仅表示稳态下输 几u 1011 入与输出间的逻桥关素，设有反联出触发 几1 10 1# 方式的特点。 几U1 11 1#

为与Q 和Q 相同的状态。 而从触发器工作，接收Q 、Q 的信号，将 Q和Q 置 当 CLK回到低电平以后，主触发器的Q和Q 保持不变， C LK 0，从触发器输出 Q和Q 的状态保持不变。 当 CLK 1时，主触发器工作，接收 S、 R的输入信号； 工作原理： m m m m m m      =  = 1 1 0 1# 1 1 1 1# 1 0 1 1 1 0 0 1 0 1 1 0 0 1 0 0 0 0 1 1 0 0 0 0 X X X X CLK S R Q Q* Q 强调：触发器的特性方程仅表示稳态下输 入与输出间的逻辑关系，没有反映出触发 方式的特点