《数字电子技术》课程教学资源(作业习题)第九章 存储器(含答案)

第九章存储器(选择、判断共25题) 一、选择题 1.一个容量为1K×8的存储器有 个存储单元。 A.8 B.8K C.8000 D.8192 2.要构成容量为4K×8的RAM,需要 片容量为256X4的RAM。 A.2 B.4 C.8 D.32 3.寻址容量为16K×8的RAW需要 根地址线。 A B8 C.14 D.16 E.16K 4,若RAM的地址码有8位,行、列地址译码器的输入端都为4个,则 它们的输出线(即字线加位线)共有 _条。 A.8 B.16 C.32 D.256 5.某存储器具有8根地址线和8根双向数据线,则该存储器的容量 为 A.8X3 B 8K X 8 C.256×8 D.256×256 6.采用对称双地址结构寻址的1024×1的存储矩阵有_ A.10行10列B.5行5列C.32行32列 D.1024行1024列 7.随机存取存储器具有 功能。 A.读/写 B.无读/写 C.只读 D.只写 8.欲将容量为128×1的RAM扩展为1024×8,则需要控制各片选端的 辅助译码器的输出端数为, A.1 B.2 C.3 D.8 9.欲将容量为256×1的RAM扩展为1024×8,则需要控制各片选端的 辅助译码器的输入端数为 A.4 B.2 C.3 D.8 10.只读存储器R0M在运行时具有 功能。 A.读/无写B.无读/写C.读/写 D.无读/无写 11.只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内 容 A.全部改变B.全部为0C.不可预料D.保持不变 12.随机存取存储器RAM中的内容,当电源断掉后又接通,存储器中的 内容 A,全部改变B.全部为1C.不确定 D.保持不变 13.一个容量为512×1的静态RAM具有 A.地址线9根,数据线1根 B.地址线1根,数据线9根 C.地址线512根,数据线9根 D.地址线9根,数据线512根 14.用若干RAM实现位扩展时,其方法是将 相应地并联在一起
第九章 存储器(选择、判断共 25 题) 一、 选择题 1.一个容量为 1K×8 的存储器有 个存储单元。 A . 8 B . 8 K C . 8 0 0 0 D . 8 1 9 2 2.要构成容量为 4 K×8 的 RAM,需要 片容量为 256×4 的 RAM。 A . 2 B . 4 C . 8 D . 3 2 3.寻址容量为 16K×8 的 RAM 需要 根地址线。 A . 4 B . 8 C . 1 4 D . 1 6 E . 1 6 K 4. 若 RAM 的地址码 有 8 位,行、列地址译码器的输入端都为 4 个,则 它们的输出线(即字线加位线)共有 条 。 A . 8 B . 1 6 C . 3 2 D . 2 5 6 5.某存储器具有 8 根地址线和 8 根双向数据线,则该存储器的容量 为 。 A.8×3 B.8K×8 C.256×8 D. 256×256 6 .采用对称双地址结构寻址的 1024×1 的存储矩阵有 。 A.10 行 1 0 列 B.5 行 5 列 C.32 行 3 2 列 D.1024 行 1024 列 7.随机存取存储器 具 有 功能。 A .读 /写 B .无 读 /写 C .只 读 D .只 写 8. 欲 将 容 量 为 128×1 的 RAM 扩 展 为 1024×8, 则 需 要 控 制 各 片 选 端 的 辅助译码器的输出端数为 。 A . 1 B . 2 C . 3 D . 8 9. 欲 将 容 量 为 256×1 的 RAM 扩 展 为 1024×8, 则 需 要 控 制 各 片 选 端 的 辅助译码器的输入端数为 。 A . 4 B . 2 C . 3 D . 8 1 0.只读存储器 ROM 在运行时具有 功能。 A .读 /无 写 B .无 读 /写 C .读 /写 D .无 读 /无 写 1 1.只读存储器 ROM 中的内容,当电源断掉后又接通,存储器中的内 容 。 A .全部改变 B .全部为 0 C .不可预料 D .保持不变 1 2. 随 机 存 取 存 储 器 RAM 中 的 内 容 , 当 电 源 断 掉 后 又 接 通 , 存 储 器 中 的 内 容 。 A .全部改变 B .全部为 1 C .不确定 D .保持不变 1 3.一个容量为 512×1 的静态 RAM 具有 。 A .地址线 9 根,数据线 1 根 B .地址线 1 根,数据线 9 根 C .地址线 512 根,数据线 9 根 D .地址线 9 根,数据线 512 根 1 4.用 若 干 RAM 实 现 位 扩 展 时 ,其 方 法 是 将 相应地并联在一起

A.地址线 B.数据线 C.片选信号线D.读/写线 15.PROM的与陈列(地址译码器)是 A.全译码可编程阵列 B.全译码不可编程阵列 C.非全译码可编程阵列 D.非全译码不可编程阵列 判断题(正确打√,错误的打×) 1。实际中,常以字数和位数的乘积表示存储容量。() 2.RM由若干位存储单元组成,每个存储单元可存放一位二进制信总。() 3,动态随机存取存储器需要不断地刷新,以防止电容上存储的信息丢失。() 4. 用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。() 5 所有的半导体存储器在运行时都具有读和写的功能 6* RON和RAM中存入的信息在电源断掉后都不会丢失 7. RM中的信息,当电源断掉后又接通,则原存的信息不会改变。() 8,存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。() 9,PO州的或阵列(存储矩阵)是可编程阵列。() 10.OM的每个与项(地址译码器的输出)都 定是最小项。() 三、填空题 1.存储器的 和 是反映系统性能的两个重要指标。 第九章答案 一、选择题 1.BD 2.D 3.C 4.C 6.c 7.A 8.D 9B 11.D 12.C 13.A 14.ACD 15.B 二、判断题 1.12.√3.√4.×5.× 6.×7.×8.√9.√10.√ 三、填空题
A .地址线 B .数据线 C .片选信号线 D .读 /写 线 1 5. PROM 的与陈列(地址译码器)是 。 A .全译码可编程阵列 B. 全译码不可编程阵列 C .非全译码可编程阵列 D .非全译码不可编程阵列 二、 判断题(正确打√,错误的打×) 1. 实际中,常以字数和位数的乘积表示存储容量。( ) 2. RAM 由若干位存储单元组成,每个存储单元可存放一位二进制信息。( ) 3. 动态随机存取存储器需要不断地刷新,以防止电容上存储的信息丢失。( ) 4. 用 2 片容量为 16K×8 的 RAM 构成容量为 32K×8 的 RAM 是位扩展。( ) 5. 所有的半导体存储器在运行时都具有读和写的功能。( ) 6. ROM 和 RAM 中存入的信息在电源断掉后都不会丢失。( ) 7. RAM 中的信息,当电源断掉后又接通,则原存的信息不会改变。( ) 8. 存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。( ) 9. PROM 的或阵列(存储矩阵)是可编程阵列。( ) 10. ROM 的每个与项(地址译码器的输出)都一定是最小项。( ) 三、填空题 1.存储器的 和 是反映系统性能的两个重要指标。 第九章答案 一、 选择题 1. BD 2. D 3. C 4. C 5. C 6. C 7. A 8. D 9. B 10. A 11. D 12. C 13. A 14. ACD 15. B 二、 判断题 1.√ 2.√ 3.√ 4. × 5.× 6.× 7.× 8.√ 9.√ 10.√ 三、 填空题

1.存储容量存取时间
1. 存储容量 存取时间
按次数下载不扣除下载券;
注册用户24小时内重复下载只扣除一次;
顺序:VIP每日次数-->可用次数-->下载券;
- 《数字电子技术》课程教学资源(作业习题)第七章 时序逻辑电路(含答案).doc
- 《数字电子技术》课程教学资源(作业习题)第四章 触发器(含答案).doc
- 《数字电子技术》课程教学资源(作业习题)第六章 组合逻辑电路(含答案).doc
- 《数字电子技术》课程教学资源(作业习题)第五章 脉冲产生与整形(含答案).doc
- 《数字电子技术》课程教学资源(作业习题)第三章 TTL门电路(含答案).doc
- 《数字电子技术》课程教学资源(作业习题)第二章 逻辑代数基础(含答案).doc
- 《数字电子技术》课程教学资源(作业习题)第一章 数制与码制(含答案).doc
- 石河子大学:《数字电子技术》课程教学大纲 digital electronic technique foundation.doc
- 石河子大学:《数字电子技术》课程实验教学大纲.doc
- 石河子大学:《数字电子技术》课程设计大纲(电子技术课程设计 Course Project of Electronics).doc
- 石河子大学:《数字电子技术》课程授课教案(任课教师:任玲).doc
- 《信号与系统》课程教学课件(PPT讲稿)第十二章 系统的状态变量分析.ppt
- 《信号与系统》课程教学课件(PPT讲稿)幅度调制.ppt
- 《信号与系统》课程教学课件(PPT讲稿)第十一章 信号流图.ppt
- 《信号与系统》课程教学课件(PPT讲稿)第五章 傅里叶变换应用于通信系统(滤波、调制与抽样).ppt
- 《信号与系统》课程教学课件(PPT讲稿)第七章 离散时间系统的时域分析 7.1引言 7.2离散时间信号(序列)7.3离散时间系统的数学模型.ppt
- 《信号与系统》课程教学课件(PPT讲稿)第六章 离散信号与系统时域分析.ppt
- 《信号与系统》课程教学课件(PPT讲稿)第四章 拉鲁拉斯变换、连续时间系统的S域分析(1/2).ppt
- 《信号与系统》课程教学课件(PPT讲稿)第四章 拉普拉斯变换、连续时间系统的s域分析(2/2).ppt
- 《信号与系统》课程教学课件(PPT讲稿)第二章 连续时间系统的时域分析.ppt
- 《数字电子技术》课程教学资源(作业习题)第八章 AD和DA转换(含答案).doc
- 《数字电子技术》课程教学资源(自测题)第一章 数值和码制自测题及答案.doc
- 《数字电子技术》课程教学资源(自测题)第三章 逻辑代数自测题和答案.doc
- 《数字电子技术》课程教学资源(自测题)第二章 逻辑门电路自测题和答案.doc
- 《数字电子技术》课程教学资源(自测题)第五章 触发器自测题和答案.doc
- 《数字电子技术》课程教学资源(自测题)第六章 时序逻辑电路自测题和答案.doc
- 《数字电子技术》课程教学资源(自测题)第四章 组合逻辑电路自测题和答案.doc
- 《数字电子技术》课程教学资源(自测题)第七章 半导体存储器自测题和答案.doc
- 《数字电子技术》课程教学资源(自测题)第十章 脉冲产生和整形自测题和答案.doc
- 《数字电子技术》课程教学资源(自测题)第十一章 AD和DA转换器自测题和答案.doc
- 《数字电子技术》课程PPT教学课件(EDA技术与VHDL)第1章 概述.ppt
- 《数字电子技术》课程PPT教学课件(EDA技术与VHDL)第2章 PLD硬件特性与编程技术.ppt
- 《数字电子技术》课程PPT教学课件(EDA技术与VHDL)第3章 VHDL基础.ppt
- 《数字电子技术》课程PPT教学课件(EDA技术与VHDL)第4章 Quartus II使用方法.ppt
- 《数字电子技术》课程PPT教学课件(EDA技术与VHDL)第5章 VHDL状态机.ppt
- 《数字电子技术》课程PPT教学课件(EDA技术与VHDL)第6章 16位CISC CPU设计.ppt
- 《数字电子技术》课程PPT教学课件(EDA技术与VHDL)第7章 VHDL语句.ppt
- 《数字电子技术》课程PPT教学课件(EDA技术与VHDL)第8章 VHDL结构.ppt
- 《数字电子技术》课程PPT教学课件(EDA技术与VHDL)第10章 DSP Builder设计深入.ppt
- 《数字电子技术》课程PPT教学课件(EDA技术与VHDL)第9章 DSP Builder设计初步.ppt