复旦大学电子工程系：数字逻辑基础_第6章 可编程逻辑器件和数字系统设计初步

数字逻辑基础 第六章可编程逻辑器 件和数字系统设计初步

数字逻辑基础 第六章 可编程逻辑器 件和数字系统设计初步

本章要求 ■本章的内容应该结合配套的实验课程进行, 主要教学任务在配套的实验课程上完成。 ■学生在掌握可编程逻辑器件的基本结构后, 利用计算机仿真软件进行实验。 ■学生应该掌握基本的计算机仿真过程

本章要求 ◼ 本章的内容应该结合配套的实验课程进行， 主要教学任务在配套的实验课程上完成。 ◼ 学生在掌握可编程逻辑器件的基本结构后， 利用计算机仿真软件进行实验。 ◼ 学生应该掌握基本的计算机仿真过程

61可编程逻辑器件 ■可编程逻辑器件的特点 口由设计者自己完成其逻辑功能 口系统集成度高 口可靠性高 口设计过程灵活 口可以用软件进行仿真

6.1 可编程逻辑器件 ◼ 可编程逻辑器件的特点 由设计者自己完成其逻辑功能 系统集成度高 可靠性高 设计过程灵活 可以用软件进行仿真

可编程逻辑器件的种类 中小规模器件 □PAL,GAL等 大规模器件 口基于乘积项结构CPLD 口基于查找表结构FPGA NIL

◼ 中小规模器件 PAL，GAL等 ◼ 大规模器件 基于乘积项结构——CPLD 基于查找表结构——FPGA 可编程逻辑器件的种类

cPLD的基本结构 ■可编程“与-或”阵列 B C D &|≥1 F 可编程的连线区

CPLD的基本结构 1 1 1 1 & ≥ 1 A B C D F ◼ 可编程“与-或”阵列 可编程的连线区

■可编程逻辑宏单元 MUX R 可:与或门 10 E输出/输出端口 编程连线 Q 00 CLK Abnor S1 SO MUX h. NIL 可编程接点

◼ 可编程逻辑宏单元 D Q R S CLK Q 0 1 11 10 00 01 S1 S0 S EN MUX MUX 1 可编程接点 输出/输出端口 与或门 & 可 编 程 连 线

cPLD的结构示意图 GCLKI GCLRn OEl OE2 vO V 宏单元 宏单元 v/O 控制块 1~16 17~32 脚 控制块 脚 区 宏单元 宏单元 vO 控 33~48 可编程连线区 4964 VO 制 脚 块2 控制块 脚

◼ CPLD的结构示意图 宏单元 控 1~16 制 块 I/O 可 编 程 连 线 区 宏单元 控 33~48 制 块 I/O 宏单元 17~32 控 制 块 I/O 宏单元 49~64 控 制 块 I/O I/O 引 脚 I/O 引 脚 I/O 引 脚 I/O 引 脚 GCLK1 GCLRn OE1 OE2

FPGA的基本结构 ■FPGA内部的逻辑块 COUT G4 YB 查找表是 G、7查找表进位 G2 和控 个存储器, 制逻 2D 辑 1C2 直接将用户 F5 IEN 需要的输入 SR 输出关系存 F4 XB 储在内 F2 查找表进位 和控 FI 制逻 2D 辑 1C2 IEN CKE

FPGA的基本结构 ◼ FPGA内部的逻辑块 查找表 查找表 2D 2D S S Q Q R R G4 G3 G2 G1 F4 F3 F2 F1 F5 CIN CLK CKE 进 位 和 控 制 逻 辑 BY SR X Q Y Q XB X YB Y COUT 1C2 1C2 1EN 1EN 进 位 和 控 制 逻 辑 查找表是一 个存储器， 直接将用户 需要的输入 输出关系存 储在内

■FPGA的内部结构示意图 口口口口口口口口口口口口口口口口口口口口口口 逻辑块 RAM CLBS CLBS RAM 口口囗口口口 可编程 连线区 口口口口口口口 RAM CLBS CLBs RAM □□口口 口口口口口口口口口口口口口口口口口口口口口 I/O控制块 I/O引脚

◼ FPGA的内部结构示意图 RAM RAM RAM RAM I/O 控制块 CLBs CLBs CLBs CLBs I/O 引脚 逻辑块 可编程 连线区

可编程逻辑器件的设计过程 逻辑设计 综合与仿真 达到预想目标 下载,调试

可编程逻辑器件的设计过程 逻辑设计 综合与仿真 下载 ，调试 达到预想目标 N Y