复旦大学电子工程系：数字逻辑基础_第2章 组合逻辑电路

数字逻辑基础 第二章组合逻辑电路

数字逻辑基础 第二章 组合逻辑电路

本章要求: 掌握组合逻辑电路的基本分析方法和 般设计过程 掌握常见逻辑模块的功能及其使用 掌握实际逻辑电路中冒险现象的形成 原理及其防止

本章要求： ➢掌握组合逻辑电路的基本分析方法和 一般设计过程 ➢掌握常见逻辑模块的功能及其使用 ➢掌握实际逻辑电路中冒险现象的形成 原理及其防止

2.1组合逻辑电路的分析 组合逻辑的结构 输入信号 组合逻辑 电路 输出信号 组合逻辑电路(简称组合电路)任意时刻的输出信 号仅取决于该时刻的输入信号,与信号作用前电路 原来的状态无关

2.1 组合逻辑电路的分析 组合逻辑的结构： 组合逻辑 电 路 输 入 信 号 输 出 信 号 组合逻辑电路（简称组合电路）任意时刻的输出信 号仅取决于该时刻的输入信号，与信号作用前电路 原来的状态无关

组合逻辑的例:两种异或门结构 Y1 B B &|Y2 & Y1 Y B &|Y3

=1 =1 =1 A B A B Y Y1 Y2 & & & A & B Y Y1 Y2 Y3 组合逻辑的例：两种异或门结构

半加器 AB 001 B010 0 S0 00

半加器 & & & A & B S 1 Co A B Co S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0

全加器 00 S01 00001111 10011 B0101010 000 0111 0100

全加器 Ci A B Co S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1

全加器的结构 Col Co2 Co & A & & B & & 两个半加器的组合: 加数1+加数2+进位=和,进位1“或”进位2=进 位

全加器的结构 & & & A & B S & & & & Ci & Co Co1 Co2 两个半加器的组合： 加数1＋加数2＋进位＝和，进位1 “或” 进位2＝进 位

个复杂的例子:代码转换 YO C Y2 A2 C Y3 A3 C=0:Y3=A3,Y2=A2,Y1=A1,Y0=A C=1:Y3=X3=A+A2+A,Y2=X2=A142+A442 H1=4,H=A

一个复杂的例子：代码转换 1 1 1 1 1 1 1 & >1 & >1 & >1 1 1 1 1 1 & >1 1 C C C C C C A3 A2 A1 A0 Y0 Y1 Y2 Y3 X2 >1 X3 3 3 2 2 1 1 0 0 3 3 3 2 1 2 2 1 2 1 2 1 1 0 0 0 : , , , 1: , , C Y A Y A Y A Y A C Y X A A A Y X A A A A Y A Y A = = = = = = = = + + = = + = =

此例的真值表(C=1) A A3A2A1 Yo 00000000 0000 01010 00 00 0 11000000 000000 001100 Y01010 11111 00001 01010 00000000 00000 11 01010 00 00 0 0 结果: C=0时输出与输入相同;C=1时输入二进制码,输出格雷 码

此例的真值表 (C=1) A3 A2 A1 A0 Y3 Y2 Y1 Y0 A3 A2 A1 A0 Y3 Y2 Y1 Y0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 0 0 1 1 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 1 1 0 1 0 0 0 1 0 1 1 0 0 1 1 0 1 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 结果： C=0时输出与输入相同；C=1时输入二进制码，输出格雷 码

常用组合逻辑模块 ■组合逻辑模块是一些基本的逻辑单元 ■熟悉组合逻辑模块的结构与功能,可以帮 助分析复杂的逻辑结构 ■在设计逻辑电路时,可以从逻辑模块出发 进行设计 NIL

常用组合逻辑模块 ◼ 组合逻辑模块是一些基本的逻辑单元 ◼ 熟悉组合逻辑模块的结构与功能，可以帮 助分析复杂的逻辑结构 ◼ 在设计逻辑电路时，可以从逻辑模块出发 进行设计