湘潭大学信息工程学院：《数字电子技术基础》课程教学资源（PPT课件讲稿）第五章 触发器

在前面所学习的组合逻辑电路中, 仅仅决定于 当时的 当时的 输入 组合逻辑电路 输出 构成组合逻辑电路 的基本单元是门电路

组 合 逻 辑 电 路 . . . 当时的 输入 . . . 当时的 输出 构成组合逻辑电路 的基本单元是门电路 在前面所学习的组合逻辑电路中， 仅仅决定于

而在“时序逻辑电路”中, 不仅与 当时的 输入 有关 当时的 输出 而且与 过去的 时序逻辑电路 输出 有关 这就要求时序逻辑电路必须 具有记忆功能! 我们将要学习的“触发器”就具有记忆功能

而在“时序逻辑电路”中， 时 序 逻 辑 电 路 . . . 当时的 输出 这就要求时序逻辑电路必须 具有记忆功能 ! 不仅与 . . . 当时的 输入 有关 . . 过去的 输出 而且与 有关 我们将要学习的“触发器”就具有记忆功能

第五章触发器 51概述 5.2SR锁存器 53电平触发的触发器 5.4脉冲触发的触发器 5.5边沿触发的触发器 5.6触发器的逻辑功能及其描述方法 57触发器的动态特性

第五章 触发器 5.1 概述 5.2 SR锁存器 5.3 电平触发的触发器 5.4 脉冲触发的触发器 5.5 边沿触发的触发器 5.6 触发器的逻辑功能及其描述方法 *5.7 触发器的动态特性

内容提要 本章介绍具有记忆功能的基本逻辑 单元触发器。 首先介绍作为许多触发器电路基本 构成部分的SR锁存器,然后从触发方 式和逻辑功能两个方面对触发器做分 类讲解

内容提要 本章介绍具有记忆功能的基本逻辑 单元—触发器。 首先介绍作为许多触发器电路基本 构成部分的SR锁存器，然后从触发方 式和逻辑功能两个方面对触发器做分 类讲解

§5.1概述 触发器是构成时序逻辑电路的基本单元, 是能够存储1位二值信号的基本单元电路。 触发器具有什么功能? 形象地说,它具有“一触即发”的功能。 在输入信号的作用下,它能够从一种状态(0 或1)转变成另一种状态(1或0) 触发器具有什么基本特点 1)具有两个能自行保持的稳定状态 2)根据不同的输入信号可以置成或0状态

§5.1 概述 触发器具有什么功能 ? 形象地说， 它具有“一触即发”的功能。 在输入信号的作用下，它能够从一种状态 ( 0 或 1 )转变成另一种状态 ( 1 或 0 )。 触发器具有什么基本特点 ? 1）具有两个能自行保持的稳定状态； 2）根据不同的输入信号可以置成1或0状态。 触发器是构成时序逻辑电路的基本单元， 是能够存储1位二值信号的基本单元电路

触发器如何分类? ·按逻辑功能划分: SR触发器; JK触发器; D触发器; T触发器等等。 按触发方式划分 电平触发方式; 脉冲触发方式 边沿触发方式

触发器如何分类 ? 按逻辑功能划分 ： SR 触发器 ； JK 触发器 ； D 触发器; 按触发方式划分 ： 电平触发方式 ； 脉冲触发方式 ； 边沿触发方式 。 T触发器等等

§52SR锁存器 电路结构与工作原理 SR锁存器可以由与非门构成,也可以由或非门 构成,现以与非门构成的SR锁存器为例: 反馈反馈。「触发器的状态 Q G,/心 & G2与非逻辑: 有0则1,全1则0。 RD D 正是由于引入反馈,才使电路具有记忆功能

Q RD S D Q 反馈 反馈 SR锁存器可以由与非门构成，也可以由或非门 构成，现以与非门构成的SR锁存器为例: 正是由于引入反馈，才使电路具有记忆功能 ! 一、电路结构与工作原理 & & G1 G2 与非逻辑: 有0则1，全1则0。 触发器的状态 §5.2 SR锁存器

1.输入RD=0,SD=1时:|R0;复位(Re)输入 (1)设Q的原态为1(2)设Q的原态为0 Q 1白0 0 G G RD Sp R Sp 0 0 结论:当RD=0、SD=1时,无论Q端的原 态是什么,Q最终必为0触发器复位)

(1) 设Q的原态为 1 (2) 设Q的原态为0 1 0 1 0 1. 输入 = 0， = 1 时 ： 1 1 0 1 RD SD 结论：当 ＝0、 ＝1时，无论Q端的原 态是什么， Q最终必为 0(触发器复位）！ RD SD Q Q & & RD SD G1 G2 0 1 1 0 Q Q & & RD SD G1 G2 1 0 RD : 复位（Reset）输入

Q SR锁存器特性表 RD sp Q 01复位 0(清零) RD Sp Q:输入信号到来前锁存器的状态,即初始 状态,简称为初态(原态) Q*:输入信号到来后锁存器的状态,简称 为次态

0 1 0 0 0 1 1 0 Q：输入信号到来前锁存器的状态，即初始 状态，简称为初态(原态)； Q *：输入信号到来后锁存器的状态，简称 为次态 。 Q Q * Q Q ＆ ＆ 0 1 RD SD RD SD 复位 （清零） SR锁存器特性表

2.输入RD=1,SD=0时:Sn:置位(S输入 (1)设Q的原态为0(2)设Q的原态为1 Q Q Q Q 0白 0→ 8 8 RD RD Sp 0 结论:当RD=1、SD=0时,无论Q端的原 态是什么,Q最终必为1(触发器置位)!

(1) 设Q的原态为 0 (2) 设Q的原态为 1 0 1 1 1 1 0 2. 输入 = 1， = 0 时 ： 1 0 RD SD Q Q & & RD SD G1 G2 1 0 0 1 Q Q & & RD SD G1 G2 0 1 结论：当 ＝1、 ＝0时，无论Q端的原 态是什么， Q最终必为 1(触发器置位）！ RD SD S D : 置位（Set）输入