《数字电子技术》课程PPT教学课件课件（电类）第06章 时序逻辑电路的分析与设计 6.3 同步时序逻辑电路的设计

6.3同步时序逻辑电路的设计6.3.1设计同步时序逻辑电路的一般步骤6.3.2同步时序逻辑电路设计举例

6.3 同步时序逻辑电路的设计 6.3.1 设计同步时序逻辑电路的一般步骤 6.3.2 同步时序逻辑电路设计举例

6.3同步时序逻辑电路的设计同步时序逻辑电路的设计是分析的逆过程，其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路，6.3.1设计同步时序逻辑电路的一般步骤同步时序电路的设计过程画出由给定的逻确定选择状态状态辑功能建立激励方程组逻辑图触发化简和分配原始状态图并检查和原始状态输出方程组器类自启动表A

6.3 同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实 际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 6.3.1 设计同步时序逻辑电路的一般步骤 由给定的逻 辑功能建立 原始状态图 和原始状态 表 状 态 化 简 状 态 分 配 选 择 触 发 器 类 型 确 定 激励方程组 和 输出方程组 画 出 逻辑图 并检查 自启动 能 力 同步时序电路的设计过程

（1)根据给定的逻辑功能建立原始状态图和原始状态表②明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。②找出所有可能的状态和状态转换之间的关系。③根据原始状态图建立原始状态表(2）状态化简-----求出最简状态图三合并等价状态，消去多余状态的过程称为状态化简等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。A2

(1)根据给定的逻辑功能建立原始状态图和原始状态表 (2)状态化简-求出最简状态图 ； 合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的 输出，并转换到同一个次态去的两个 状态称为等价状态。 ①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。 ②找出所有可能的状态和状态转换之间的关系。 ③根据原始状态图建立原始状态表

（3)状态编码（状态分配）给每个状态赋以二进制代码的过程根据状态数确定触发器的个数2n-1<M<2n（M:状态数；n：触发器的个数）(4)选择触发器的类型（5）求出电路的激励方程和输出方程(6）画出逻辑图并检查自启动能力。A

(3)状态编码（状态分配）； (4)选择触发器的类型 (6)画出逻辑图并检查自启动能力。 给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， (5)求出电路的激励方程和输出方程 ； 2 n-1<M≤2n （M:状态数;n:触发器的个数）

同步时序逻辑电路设计举例6.3.2例1用D触发器设计一个8421BCD码同步十进制加计数器8421码同步十进制加计数器的状态表现态次态计数脉冲CP的顺Q1Q1+1Qn2n+Q"e"O"Q"序000000001010000011200010011310000110040000111500010111060101111170111000810001001910010000RA

例1 用D触发器设计一个8421 BCD码同步十进制加计数器。 8421码同步十进制加计数器的状态表 n Q3 n Q2 n Q1 n Q0 +1 3 n Q +1 2 n Q +1 1 n Q +1 0 n Q 9 1 0 0 1 0 0 0 0 8 1 0 0 0 1 0 0 1 7 0 1 1 1 1 0 0 0 6 0 1 1 0 0 1 1 1 5 0 1 0 1 0 1 1 0 4 0 1 0 0 0 1 0 1 3 0 0 1 1 0 1 0 0 2 0 0 1 0 0 0 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 计数脉冲 现 态 次 态 CP的顺 序 6.3.2 同步时序逻辑电路设计举例

（2）确定激励方程组激励信号现态次态计数脉冲CP的顺Q1+Q+1QD3D2DDoQu+lo"Q"O"Q"序0001000000001000001001010100001120001110000113100100000014010101101015010101100001111106111000101710001100100008100110000009110000D3、是触发器初态还是次态的函数？D2.DI、DoD.是触发器初态的函数D3、D2D、公-

n Q3 n Q2 n Q1 n Q0 +1 3 n Q +1 2 n Q +1 1 n Q +1 0 n Q 9 1 0 0 1 0 0 0 0 8 1 0 0 0 1 0 0 1 7 0 1 1 1 1 0 0 0 6 0 1 1 0 0 1 1 1 5 0 1 0 1 0 1 1 0 4 0 1 0 0 0 1 0 1 3 0 0 1 1 0 1 0 0 2 0 0 1 0 0 0 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 计数脉冲 现 态 次 态 CP的顺 序 (2) 确定激励方程组 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 D3 D2 D1 D0 激励信号 D3、 D2、 D1、 D0是触发器初态的函数 D3、 D2、 D1、 D0、是触发器初态还是次态的函数？

画出各触发器激励信号的卡诺图D3OO000001000011i00,g,X++区XXQO0XX区1X001QO.QQn+020"0DoD=0”100"+0"0"0DoQ-----11010001....00010111d,Q,X-XXXXXX-X2sQ31XXX00IX0162-0"Do+Q"0"0"D="Q"A

0 1 0 1 0 1 0 1 × × × × 0 0 × × 1 0 0 1 1 0 0 1 × × × × 1 0 × × D1 Q D0 n 1 Q n 3 Q n 2 Q n 0 Q n 1 Q n 3 Q n 2 Q n 0 画出各触发器激励信号的卡诺图 0 0 1 0 1 1 0 1 × × × × 0 0 × × D2 Q n 1 Q n 3 Q n 2 Q n 0 0 0 0 0 0 0 1 0 × × × × 1 0 × × D3 Q n 1 Q n 3 Q n 2 Q n 0 n n n n n D3 = Q3 Q0 + Q2 Q1 Q0 n n n n n n n D2 = Q2 Q1 + Q2 Q0 + Q2 Q1 Q0 n n n n n D1 = Q1 Q0 + Q3 Q1 Q0 n D0 = Q0

（3）画出逻辑图，并检查自启动能力画出完全状态图000000100001001110111010Q:02Q10010010011101110001010110100001111111110电路具有自启动能力A

画出完全状态图 电路具有自启动能力 0000 1000 0111 0110 0101 0100 0001 0010 0011 1001 Q3Q2Q1Q0 1111 1110 1011 1010 1101 1100 (3) 画出逻辑图，并检查自启动能力

画出逻辑图D=Q"Qn+Q"0"Q"D,=Q"0"+"Q"+0"0"QD,=Q"Qn+Q"Q"QnDo =Q"&&&≥1≥1≥1CPoPddRESEVRNRRRIDIDIDIDVVC1C1C1C1FF3oFF2FFiCFFo0O102Q1QoQ3A

＞ ＞ ＞ ＞ R C1 1D FF 0 Q0 R C1 1D FF 2 Q2 R C1 1D FF 1 Q1 R C1 1D FF 3 Q3 Q 3 Q 0 Q 1 Q 2 画出逻辑图 CP RESE T n n n n n D3 = Q3 Q0 + Q2 Q1 Q0 n n n n n n n D2 = Q2 Q1 + Q2 Q0 + Q2 Q1 Q0 n n n n n D1 = Q1 Q0 + Q3 Q1 Q0 n D0 = Q0 ＞ ＞ ＞ ＞ CP & & & R C1 1D FF0 Q0 R C1 1D FF2 Q2 R C1 1D FF1 Q1 R C1 1D FF3 Q3 ≥1 ≥1 ≥1 RESE T Q3 Q2 Q1 Q0

例2：设计一个串行数据检测器。电路的输入信号是与时钟输出信脉冲同步的串行数据，其时序关系如下图所示。号为Z：要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0。解：（1)根据给定的逻辑功能建立原始状态图和原始状态表1.）确定输入、输出变量及电路的状态数：输出变量：Z状态数：4个输入变量：A2.）定义输入输出逻辑状态和每个电路状态的含义初始状态；bA输入1后；a1一A输入110后。dA输入11后；CA2

例2: 设计一个串行数据检测器。电路的输入信号X是与时钟 脉冲同步的串行数据，其时序关系如下图所示。输出信 号为Z；要求电路在X信号输入出现110序列时，输出信 号Z为1，否则为0。 a —— 初始状态; b—— A输入1后; c —— A输入11后; d —— A输入110后。 2.）定义输入 输出逻辑状态和每个电路状态的含义； 1.）确定输入、输出变量及电路的状态数: 输入变量：A 输出变量：Z 状态数：4个 解: (1)根据给定的逻辑功能建立原始状态图和原始状态表