《数字电子技术》课程PPT教学课件课件（电类）第06章 时序逻辑电路的分析与设计 6.4 异步时序逻辑电路的分析

6.4异步时序逻辑电路的分析一.异步时序逻辑电路的分析方法：分析步骤1.写出下列各逻辑方程式：&a)时钟方程FFoFE-Z0On1D1Db）触发器的激励方程CL>C1>C1CPCP0Q0c)输出方程d)状态方程2.列出状态转换表或画出状态图和波形图；3.确定电路的逻辑功能A2

6. 4 异步时序逻辑电路的分析 一. 异步时序逻辑电路的分析方法： 分析步骤: 3.确定电路的逻辑功能。 2.列出状态转换表或画出状态图和波形图； 1. 写出下列各逻辑方程式： b)触发器的激励方程； c) 输出方程 d)状态方程 a)时钟方程 CL ＞ ＞ K & Z Q0 Q1 Q0 Q1 FF1 1D C1 FF0 1D C1 CP 0 CP 1

注意：（1）分析状态转换时必须考虑各触发器的时钟信号作用情况有作用，则令cp，-1；否则cp，=0根据激励信号确定那些cp，-1的触发器的次态，cp，-0的触发器则保持原有状态不变（2）每一次状态转换必须从输入信号所能触发的第一个触发器开始逐级确定（3）每一次状态转换都有一定的时间延迟同步时序电路的所有触发器是同时转换状态的，与之不同，异步时序电路各个触发器之间的状态转换存在一定的延迟，也就是说，从现态Sn到次态Sn+I的转换过程中有一段“不稳定”的时间。在此期间，电路的状态是不确定的。只有当全部触发器状态转换完毕，电路才进入新的“稳定”状态，即次态Sn+1

（1）分析状态转换时必须考虑各触发器的时钟信号作用情况 有作用，则令cpn=1；否则cpn=0 根据激励信号确定那些cpn=1的触发器的次态，cpn=0的触发 器则保持原有状态不变。 （2）每一次状态转换必须从输入信号所能触发的第一个触发器 开始逐级确定 （3）每一次状态转换都有一定的时间延迟 同步时序电路的所有触发器是同时转换状态的，与之不同，异 步时序电路各个触发器之间的状态转换存在一定的延迟，也就 是说，从现态S n到次态S n+1的转换过程中有一段“不稳定”的时 间。在此期间，电路的状态是不确定的。只有当全部触发器状 态转换完毕，电路才进入新的“稳定”状态，即次态S n+1 。 注意:

二.异步时序逻辑电路的分析举例例1分析如图所示异步电路&FFoFEZ0OnD1D1.写出电路方程式VC1CLKC1CP0CPO0①时钟方程CP.-CLKCPr-Q0Z=Q'Q②输出方程③激励方程Do =QoD, =Q1④求电路状态方程触发器如有时钟脉冲的上升沿作用时，其状态变化：如无时钟脉冲上升沿作用时，其状态不变。Q"+1= Docpo + Q" cpo = Q"cpo + Q" cporQ++1 = DicP1 +Q' cp1 =2"cp1 +Q" cp1A人

例1 分析如图所示异步电路 1. 写出电路方程式 ① 时钟方程 ②输出方程 ③激励方程 CP0=CLK ④求电路状态方程 触发器如有时钟脉冲的上升沿作用时，其状态变化； 如无时钟脉冲上升沿作用时，其状态不变。 n 0 n Z = Q1 Q CP1=Q0 二. 异步时序逻辑电路的分析举例 CLK ＞ ＞ & Z Q0 Q1 Q0 Q1 FF1 1D C1 FF0 1D C1 CP 0 CP 1 D0 = Q0 D1 = Q1 0 0 0 0 0 0 0 0 +1 0 Q D cp Q cp Q cp Q cp n n n n = + = + 1 1 1 1 1 1 1 1 +1 1 Q D cp Q cp Q cp Q cp n n n n = + = +

波形图3.列状态表、画状态图、(X--无触发沿，个·.--有触发沿)Q1Qo/zn+1n+10CPQoQ1QoCP,CP个000/011/1个个0个个110个0个11个个010001/010/00个个个01A

3. 列状态表、画状态图、波形图      0 0 CP Q1 Q0 CP1 CP0 1 Q1 n+ 1 Q0 n+   1 1 1 1 x  1 0 1 0   0 1 0 1 x  0 0 0 0   1 1 (X-无触发沿 , -有触发沿) 00/0 Q1Q0/Z 11/1 01/0 10/0

根据状态图和具体触发器的传输延迟时间tpLi和ttpHL可以画出时序图CPQ0QZ1TcP状态不确定4.逻辑功能分析该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位操作。也可把它看作为一个序列信号发生器。A

CP Q0 Q1 Z 1TCP 状态不确定 根据状态图和具体触发器的传输延迟时间tpLH和tpHL， 可以画出时序图 4. 逻辑功能分析 该电路是一个异步二进制减计数器，Z信号的上升沿可触发借位 操作。也可把它看作为一个序列信号发生器

例2分析如图所示异步时序逻辑电路CPdvCCLKP=一Q201FFoFF1FF2QoQ1Q2A

例2 分析如图所示异步时序逻辑电路. CLK Q0 FF0 Q1 FF1 Q2 & Q0 Q1 CP0 CP1 ＞ FF2 Q2 ≥ CP2 ≥ ＞ ≥ ＞C C C

&CPCPovCS>0CLKb-P=2Q0@1FFiFF2FFoQ1Q0Q2解（1）列出各逻辑方程组时钟方程CP1 =Q0CPo=Q, +CLK=Q,CLKCP2 =Q00, +Q, +CLK =(Q0Q, +Q, )CLK状态方程Q"=Q"cp.+Q'cpQ=Q'cp+Q'cpQ=Q'cp.+Q'cpA公

CLK Q0 FF0 Q1 FF1 Q2 & Q0 Q1 CP0 CP1 ＞ FF2 Q2 ≥ CP2 ≥ ＞ ≥ ＞C C C 状态方程 0 0 0 0 +1 0 Q Q cp Q cp n n n = + 1 1 1 1 +1 1 Q Q cp Q cp n n n = + 2 0 2 0 +1 2 Q Q cp Q cp n n n = + 时钟方程 CP0 = Q2 +CLK = Q2 CLK CP1 = Q0 CP2 = Q0 Q1 + Q2 +CLK = (Q0 Q1 + Q2 )CLK 解 (1) 列出各逻辑方程组

(2)列出状态表（CP=0表示无时钟下降沿，CP=1表示有时钟下降沿）Dn+IOTQ2Q"On+lQ"cp2CPicPo200000010100010070100501一01011101100000010000011110100001011001110111A

(2) 列出 状态表 n Q2 n Q1 n Q0 1 2 n+ Q 1 1 n+ Q 1 0 n+ Q 0 1 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 0 0 0 0 0 0 1 0 0 1 cp0 cp1 cp2 1 1 1 1 0 0 0 1 1 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 1 1 1 0 0 （CP=0表示无时钟下降沿，CP=1表示有时钟下降沿）

（3）画出状态图Q20100001000101110100010011（4）逻辑功能分析111电路是一个异步五进制加计数电路A

电路是一个异步五进制加计数电路。 (4) 逻辑功能分析 (3) 画出状态图 Q2Q1Q0 100 010 000 001 011 101 111 110