《EDA技术》课程授课教案（讲稿）第1章 概述

第1章概述课程介绍在现代电子设计中，EDA技术是每个电子工程师必须要掌握的基本技能。随着社会经济的发展延伸，各类新型电子产品的开发，为我们提出了很多全新的课题和更高的要求。EDA与CAD的区别EDA（ElectronicDesignAutomation）电子设计自动化CAD（ComputerAuxiliaryDesign）计算机辅助设计CAD软件：机械CAD：autoCAD电子CAD：Tango、Protel、orCAD电子CAD与EDA的区别在于人或机在设计中的介入程度不同。电子CAD：人一机共同完成电子系统的设计。EDA:大部分设计由机完成。EDA是电子CAD发展的必然趋势，是CAD的高级阶段。没有PLD就不会有EDA技术。《数字电子技术》为基础：学习了数字电路的基本设计方法。《PLD和EDA技术》：面向实际工程应用，紧跟技术发展，掌握数字系统新的设计方法。《数字信号处理》：后续课程，应用的一个方面，由FPGA代替DSP来实现算法，提高系统的速度。课程宗旨更新数字电路的设计观念，建立用PLD器件取代传统TTL器件设计数字电路的思想更新数字系统设计手段，学会使用硬件描述语言（HardwareDescriptionLanguage）代替传统的数字电路设计方法来设计数字系统。可编程逻辑器件的定义逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。可编程逻辑器件（PLD一一ProgrammableLogicDevice）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。课程内容器件为什么能够编程-

1 第 1 章概述 课程介绍 在现代电子设计中，EDA 技术是每个电子工程师必须要掌握的基本技能。 随着社会经济的发展延伸，各类新型电子产品的开发，为我们提出了很多全 新的课题和更高的要求。 EDA 与 CAD 的区别 EDA（Electronic Design Automation）电子设计自动化 CAD（Computer Auxiliary Design ） 计算机辅助设计 CAD 软件： 机械 CAD：auto CAD 电子 CAD：Tango、Protel、orCAD 电子 CAD 与 EDA 的区别在于人或机在设计中的介入程度不同。 电子 CAD： 人－机共同完成电子系统的设计。 EDA： 大部分设计由机完成。 EDA 是电子 CAD 发展的必然趋势，是 CAD 的高级阶段。没有 PLD 就 不会有 EDA 技术。 《数字电子技术》为基础：学习了数字电路的基本设计方法。 《PLD 和 EDA 技术》：面向实际工程应用，紧跟技术发展，掌握数字系统新 的设计方法。 《数字信号处理》：后续课程，应用的一个方面，由 FPGA 代替 DSP 来实现算 法，提高系统的速度。 课程宗旨 更新数字电路的设计观念，建立用 PLD 器件取代传统 TTL 器件设计数字电 路的思想 更新数字系统设计手段，学会使用硬件描述语言（Hardware Description Language）代替传统的数字电路设计方法来设计数字系统。 可编程逻辑器件的定义 逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、 或、非门（74LS00，74LS04 等），在此基础上可实现复杂的时序和组合逻辑功能。 可编程逻辑器件（PLD－－Programmable Logic Device）：器件的功能不是固 定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻 辑功能。 课程内容 器件为什么能够编程

了解大规模可编程逻辑器件的结构及工作原理怎样对器件编程熟悉一种EDA软件的使用方法（工具）以Altera公司的QuartuslI为例掌握一种硬件描述语言（方法），以设计软件的方式来设计硬件（重点）以VHDL语言为主。VerilogHDL为辅。教学安排理论教学（32学时）上机实践（16学时）考核方式实验成绩（实验报告）平时成绩理论笔试（考试）教材EDA技术与VHDL（第二版），潘松黄继业编著，清华大学出版社参考书1.CPLD系统设计技术入门与应用，黄正瑾等著，电子工业出版社。2002.3。2.基于VHDL与QuartusII软件的可编程逻辑器件应用与开发（第2版），郑燕，，赫建国，国防工业出版社。2011.4。3.可编程逻辑器件及EDA技术：数字系统设计与SOPC技术，李景华，杜玉远，东北大学出版社。2008.54.可编程逻辑器件原理及应用，朱明程，西安电子科技大学出版社。2004www.fpga.com.cn1.1数字电子技术基础课程的回顾布尔函数一一数字系统数学基础（卡诺图）数字电路设计的基本方法组合电路设计问题逻辑关系真值表化简逻辑图时序电路设计列出原始状态转移图和表状态优化状态分配触发器选型求解方程式逻辑图使用中、小规模器件设计电路（74、54系列）编码器（74LS148）译码器（74LS154）比较器（74LS85）2

2 了解大规模可编程逻辑器件的结构及工作原理 怎样对器件编程 熟悉一种 EDA 软件的使用方法（工具） 以 Altera 公司的 QuartusII 为例 掌握一种硬件描述语言（方法），以设计软件的方式来设计硬件（重点） 以 VHDL 语言为主。VerilogHDL 为辅。 教学安排 理论教学（32 学时） 上机实践（16 学时） 考核方式 实验成绩（实验报告） 平时成绩 理论笔试（考试） 教材 EDA 技术与 VHDL（第二版）,潘松 黄继业 编著, 清华大学出版社 参考书 1. CPLD 系统设计技术入门与应用，黄正瑾等著，电子工业出版社。2002.3。 2. 基于 VHDL 与 QuartusII 软件的可编程逻辑器件应用与开发(第 2 版),郑 燕, 赫建国,国防工业出版社。2011.4。 3.可编程逻辑器件及EDA技术:数字系统设计与SOPC技术,李景华,杜玉远,~ 东北大学出版社。2008.5 4.可编程逻辑器件原理及应用,朱明程,西安电子科技大学出版社。2004 www.fpga.com.cn 1.1 数字电子技术基础课程的回顾 布尔函数－－数字系统数学基础（卡诺图） 数字电路设计的基本方法 组合电路设计 问题 逻辑关系 真值表 化简 逻辑图 时序电路设计 列出原始状态转移图和表 状态优化 状态分配 触发器选型 求解方程式 逻辑图 使用中、小规模器件设计电路（74、54 系列） 编码器（74LS148） 译码器（74LS154） 比较器（74LS85）

计数器（74LS193）移位寄存器（74LS194）设计方法的局限卡诺图只适用于输入比较少的函数的化简。采用“搭积木”的方法的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件，缺乏灵活性。设计系统所需要的芯片种类多，且数量很大。采用中小规模器件的局限：电路板面积很大，芯片数量很多，功耗很大，可靠性低一一提高芯片的集成度；设计比较困难一一不能方便地发现设计错误：电路修改很麻烦一一没有方便的修改手段。PLD器件的出现改变了这一切。专用集成电路ASICASIC(ApplicationSpecificIntegratedCircuits)是相对于通用集成电路而言的ASIC主要指用于某一专门用途的集成电路器件。ASIC分类大致可分为数字ASIC、模拟ASIC和数模混合ASIC。ASIC数字混合模拟ASICASICASICPLD是一种半定制专用集成电路（ASIC）PLD是一种数字集成电路的半成品，在其芯片内按一定排列方式，集成了大量的门和触发器等基本逻辑器件。设计者可利用某种开发工具对其进行加工，即按设计要求将芯片内的元件连接起来（此过程称之为编程），使之完成某个逻辑电路和系统的功能，成为一个可在实际电子系统中使用的ASIC芯片。半定制和全定制按版图结构及制造方法分，有半定制(Semi-custom)和全定制(Full-custom)两种实现方法。全定制方法是一种基于晶体管级的，手工设计版图的制造方法。半定制法是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本，提高设计正确率。3

3 计数器（74LS193） 移位寄存器（74LS194） . 设计方法的局限 卡诺图只适用于输入比较少的函数的化简。 采用“搭积木”的方法的方法进行设计。必须熟悉各种中小规模芯片的使用方法， 从中挑选最合适的器件，缺乏灵活性。 设计系统所需要的芯片种类多，且数量很大。 采用中小规模器件的局限： 电路板面积很大，芯片数量很多，功耗很大，可靠性低－－提高芯片的集成度； 设计比较困难－－不能方便地发现设计错误； 电路修改很麻烦－－没有方便的修改手段。 PLD 器件的出现改变了这一切。 专用集成电路 ASIC ASIC(Application Specific Integrated Circuits)是相对于通用集成电路而言的， ASIC 主要指用于某一专门用途的集成电路器件。ASIC 分类大致可分为数字 ASIC、模拟 ASIC 和数模混合 ASIC。 PLD 是一种半定制专用集成电路（ASIC） PLD 是一种数字集成电路的半成品，在其芯片内按一定排列方式，集成了大量 的门和触发器等基本逻辑器件。 设计者可利用某种开发工具对其进行加工，即按设计要求将芯片内的元 件连接起来（此过程称之为编程），使之完成某个逻辑电路和系统的功能，成为 一个可在实际电子系统中使用的 ASIC 芯片。 半定制和全定制 按版图结构及制造方法分，有半定制(Semi-custom)和全定制(Full-custom)两种实 现方法。 全定制方法 是一种基于晶体管级的，手工设计版图的制造方法。 半定制法 是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降 低设计成本，提高设计正确率。 数字 ASIC 模拟 ASIC 混合 ASIC ASIC

ASIC设计方法全定制法半定制法1门阵列法标准单元法可编程逻辑器件法PLD出现的背景电路集成度不断提高SSI MSILSIVLSI计算机技术的发展使EDA技术得到广泛应用设计方法的发展自下而上自上而下用户需要设计自己需要的专用电路专用集成电路（ASIC一ApplicationSpecificIntegratedCircuits）开发周期长，投入大，风险大可编程器件PLD：开发周期短，投入小，风险小PLD器件的优点集成度高，可以降低功耗，提高可靠替代多至几千块通用IC芯片极大减小电路的面积，性具有完善先进的开发工具提供语言、图形等设计方法，十分灵活通过仿真工具来验证设计的正确性可以反复地擦除、编程，方便设计的修改和升级灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间保密性好ATERAACEXEP1K1000C208-1A

4 PLD 出现的背景 电路集成度不断提高 SSI MSI LSI VLSI 计算机技术的发展使 EDA 技术得到广泛应用 设计方法的发展 自下而上 自上而下 用户需要设计自己需要的专用电路 专用集成电路（ASIC－Application Specific Integrated Circuits）开发周期长，投 入大，风险大 可编程器件 PLD：开发周期短，投入小，风险小 PLD 器件的优点 集成度高，可以降低功耗，提高可靠替代多至几千块通用 IC 芯片 极大减小电路的面积，性 具有完善先进的开发工具 提供语言、图形等设计方法，十分灵活 通过仿真工具来验证设计的正确性 可以反复地擦除、编程，方便设计的修改和升级 灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间 保密性好 ASIC 设计方法 全定制法 半定制法 门阵列法 标准单元法 可编程逻辑器件法

管脚数目：208个电源：3.3V(1/O)2.5V（内核）速度250MHz内部资源4992个逻辑单元10万个逻辑门49152bit的RAM大的PLD生产厂家www.altera.com最大的PLD供应商之一www.xilinx.comFPGA的发明者，最大的PLD供应商之-www.latticesemi.comISP技术的发明者www.actel.com提供军品及宇航级产品1.2可编程逻辑器件的发展历程最早出现的PLD是1970年制成的可编程只读存储器PROM（ProgrammableROM):70年代中期，推出可编程逻辑阵列PLA（ProgrammableLogicArray）。70年代末，美国MMI公司率先推出了可编程阵列逻辑PAL（ProgrammableArrayLogic)。80年代初，美国Lattice公司发明了通用阵列逻辑GAL（GenericArrayLogic)EPLD器件PROM 和PLA 器件改进的PLA器件CPLD器件ALFPGA器件内嵌复杂器件功能模块的SoPC70年代80年代90年代5

5 管脚数目： 208 个 电源： 3.3V（I/O） 2.5V（内核） 速度 250MHz 内部资源 4992 个逻辑单元 10 万个逻辑门 49152 bit 的 RAM 大的 PLD 生产厂家 www.altera.com 最大的 PLD 供应商之一 www.xilinx.com FPGA 的发明者，最大的 PLD 供应商之一 www.latticesemi.com ISP 技术的发明者 www.actel.com 提供军品及宇航级产品 1.2 可编程逻辑器件的发展历程 最早出现的 PLD 是 1970 年制成的可编程只读存储器 PROM（Programmable ROM ) 。 70 年代中期，推出可编程逻辑阵列 PLA（ Programmable Logic Array )。 70 年代末，美国 MMI 公司率先推出了可编程阵列逻辑 PAL（Programmable Array Logic)。 80 年代初，美国 Lattice 公司发明了通用阵列逻辑 GAL（Generic Array Logic). 70 年代 80 年代 90 年代 PROM 和PLA 器 件 改 进 的PLA 器 件 GAL 器 件 FPGA 器 件EPLD 器 件 CPLD 器 件 内嵌复杂 功能模块 的 SoPC

PLD的发展趋势向高集成度、高速度方向进一步发展最高集成度已达到400万门向低电压和低功耗方向发展，5V33.3V2.5V1.8V更低内嵌多种功能模块RAM,ROM,FIFO,DSP,CPU向数、模混合可编程方向发展1.3EDA技术及其发展EDA技术在进入21世纪后，得到了更大的发展，突出表现在以下几个方面：使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能：在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断推出。电子技术全方位纳入EDA领域；EDA使得电子领域各学科的界限更加模糊，更加互为包容；更大规模的FPGA和CPLD器件的不断推出；基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块：软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认；SoC高效低成本设计技术的成熟。1.4EDA设计流程及其工具FPGA/CPLD开发和ASIC设计的流程EDA工具软件介绍EDA重用模块IP简述。硬件描述语言HDL（HardwareDescriptionLanguage）硬件描述语言是EDA技术的重要组成部分。HDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。用HDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。VHDL（VeryHighSpeedIntegratedCircuitHDL）它出现于1980年，源自于美国国防部的高速集成电路发展计划。1987年成为IEEE标准。当前版本1993。VHDL（VeryHighSpeedIntegratedCircuitHDL）它出现于1980年，源自于美国国防部的高速集成电路发展计划。1987年成为IEEE标准。当前版本1993。VerylogHDL语言于1980年由GatewayDesignAutomation公司开发，1995年成为IEEE标准。当前版本Verlog2000。SystemC1999年9月由OSCI（OpenSystemCInitiative)组织开发，目前己得到众多著名微电子公司使用，可望在1～2年内，成为继VHDL、VerylogHDL之后的又一IEEE标准硬件和系统描述语言。1.4.1FPGA/CPLD设计流程PGA/CPLD的EDA开发流程：6

6 PLD 的发展趋势 向高集成度、高速度方向进一步发展 最高集成度已达到 400 万门 向低电压和低功耗方向发展，5V 3.3V 2.5V 1.8V 更低 内嵌多种功能模块 RAM，ROM，FIFO，DSP，CPU 向数、模混合可编程方向发展 1.3 EDA 技术及其发展 EDA 技术在进入 21 世纪后，得到了更大的发展，突出表现在以下几个方面： 使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能； 在仿真和设计两方面支持标准硬件描述语言的功能强大的 EDA 软件不断推出。 电子技术全方位纳入 EDA 领域； EDA 使得电子领域各学科的界限更加模糊，更加互为包容； 更大规模的 FPGA 和 CPLD 器件的不断推出； 基于 EDA 工具的 ASIC 设计标准单元已涵盖大规模电子系统及 IP 核模块； 软硬件 IP 核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认； SoC 高效低成本设计技术的成熟。 1.4 EDA 设计流程及其工具 FPGA/CPLD 开发和 ASIC 设计的流程 EDA 工具软件介绍 EDA 重用模块 IP 简述。 硬件描述语言 HDL ( Hardware Description Language ) 硬件描述语言是 EDA 技术的重要组成部分。 HDL 语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行 建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。 用 HDL 进行电子系统设计的一个很大的优点是设计者可以专心致力于其功 能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。 VHDL( Very High Speed Integrated Circuit HDL ) 它出现于 1980 年，源自于美国 国防部的高速集成电路发展计划。1987 年成为 IEEE 标准。当前版本 1993。 VHDL( Very High Speed Integrated Circuit HDL ) 它出现于 1980 年，源自于 美国国防部的高速集成电路发展计划。1987 年成为 IEEE 标准。当前版本 1993。 Verylog HDL 语言于 1980 年由 Gateway Design Automation 公司开发，1995 年成为 IEEE 标准。当前版本 Verlog 2000。 System C 1999 年 9 月由 OSCI（Open System C Initiative)组织开发，目前已 得到众多著名微电子公司使用，可望在 1～2 年内，成为继 VHDL、VerylogHDL 之后的又一 IEEE 标准硬件和系统描述语言。 1.4.1 FPGA／CPLD 设计流程 PGA/CPLD 的 EDA 开发流程:

应用FPGA/CPLD的EDA开发流程：原理图/VHDL文本编辑1综合功能仿FPGA/CPLD逻辑综合器件和电路系统器时序与功FPGA/CPLD能适配1、isp方式下载门级仿真结构综合2、JTAG方式下载器3、针对SRAM结构的配1、功能仿真置2、时序仿真FPGA/CPL4、OTP器件编程D1.4.1.1设计输入（原理图/HDL文本编辑）1.图形输入原理图输入图形输状态图输入1波形图输入设计输入(原理图/HDL文本编辑）原理图输入的优点：1、设计者不需要新的知识；2、设计过程形象直观，简单容易；3、对于小规模电路，设计者易于把握电路全局；4、接近于底层电路布局，易于控制逻辑资源的耗用。原理图输入的缺点：1、非标准化，文件兼容性差；2、不适合大规模电路设计；3、性能优秀的电路模块移植再利用困难，这是EDA技术应用的最大障碍；7

7 应用 FPGA/CPLD 的 EDA 开发流程: 1.4.1.1 设计输入(原理图／HDL 文本编辑) 1. 图形输入 设计输入(原理图／HDL 文本编辑) 原理图输入的优点： 1、设计者不需要新的知识； 2、设计过程形象直观，简单容易； 3、对于小规模电路，设计者易于把握电路全局； 4、接近于底层电路布局，易于控制逻辑资源的耗用。 原理图输入的缺点： 1、非标准化，文件兼容性差； 2、不适合大规模电路设计； 3、性能优秀的电路模块移植再利用困难，这是 EDA 技术应用的最大障碍； 原理图/VHDL 文本编辑 综合 FPGA/CPLD 适配 FPGA/CPL D 编程下载 FPGA/CPLD 器件和电路系统 时 序 与 功 能 门级仿真 1、功能仿真 2、时序仿真 逻 辑 综 合 器 结 构 综 合 器 1、isp 方式下载 2、JTAG 方式下载 3、针对 SRAM 结构的配 置 4、OTP 器件编程 功 能 仿 图 形 输 入 原理图输入 状态图输入 波形图输入

4、难以实现希望的面积、速度及不同风格的综合优化：5、无法实现真正意义上的自顶向下设计方案。2.HDL文本输入这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。可以说，应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。1.4.1.2综合整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应的映射关系。设计过程中的每一步都可称为一个综合环节。（1）从自然语言转换到VHDL语言算法表示，即自然语言综合；(2)从算法表示转换到寄存器传输级(RegisterTransportLevel，RTL)，即从行为域到结构域的综合，即行为综合；(3)RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合；（4）从逻辑门表示转换到版图表示（ASIC设计），或转换到FPGA的配置网表文件，可称为版图综合或结构综合。有了版图信息就可以把芯片生产出来了。有了对应的配置文件，就可以便对应的FPGA变成具有专门功能的电路器件。编译器和综合功能比较软件程序编译器CPU指令/数据代码：C、ASM...程序COMPILER0100101000101100（a）软件语言设计目标流程硬件描述语言VHDL/VERIL综合器XOG.程序SYNTHESIZER为ASIC设计提供的电路网表文件（b）硬件语言设计目标流程1.4.1.3适配适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配8

8 4、难以实现希望的面积、速度及不同风格的综合优化； 5、无法实现真正意义上的自顶向下设计方案。 2. HDL 文本输入 这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件 描述语言(HDL)的电路设计文本，如 VHDL 或 Verilog 的源程序，进行编辑输入。 可以说，应用 HDL 的文本输入方法克服了上述原理图输入法存在的所有弊端， 为 EDA 技术的应用和发展打开了一个广阔的天地。 1.4.1.2 综合 整个综合过程就是将设计者在 EDA 平台上编辑输入的 HDL 文本、原理图或 状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换 和综合，最终获得门级电路甚至更底层的电路描述网表文件。 由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就 是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应的映 射关系。 设计过程中的每一步都可称为一个综合环节。 (1) 从自然语言转换到 VHDL 语言算法表示，即自然语言综合； (2)从算法表示转换到寄存器传输级(Register Transport Level，RTL)，即从行 为域到结构域的综合，即行为综合； (3) RTL 级表示转换到逻辑门(包括触发器)的表示，即逻辑综合； (4) 从逻辑门表示转换到版图表示(ASIC 设计)，或转换到 FPGA 的配置网表文 件，可称为版图综合或结构综合。有了版图信息就可以把芯片生产出来了。有了 对应的配置文件，就可以使对应的 FPGA 变成具有专门功能的电路器件。 编译器和综合功能比较 1.4.1.3 适配 适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定 的目标器件中，使之产生最终的下载文件，如 JEDEC、Jam 格式的文件。适配 C、ASM. 程序 CPU 指令/数据代码： 010010 100010 1100 软件程序编译器 COMPILER VHDL/VERIL OG.程序 硬件描述语言 综合器 SYNTHESIZER 为 ASIC 设计提供的 电路网表文件 （a）软件语言设计目标流程 （b）硬件语言设计目标流程

所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生可用于编程的文件。1.4.1.4时序仿真与功能仿真时序仿真就是接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，因而，仿真精度高。功能仿真是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。1.4.1.5编程下载通常，将对CPLD的下载称为编程(Program)，对FPGA中的SRAM进行直接下载的方式称为配置(Configure)，但对于OTPFPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是：将以乘积项结构方式构成逻辑行为的器件称为CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。将以查表法结构方式构成逻辑行为的器件称为FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。1.4.1.6硬件测试最后是将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。1.4.2一般ASIC设计的流程系统规格说明系统划分逻辑设计与综合版图验证版图设计综合后仿真芯片测试参数提取与后仿制版、流片EDA与传统电子设计方法的比较9

9 所选定的目标器件(FPGA/CPLD 芯片)必须属于原综合器指定的目标器件系列。 逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器 件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局 布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时 产生可用于编程的文件。 1.4.1.4 时序仿真与功能仿真 时序仿真 就是接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数， 因而，仿真精度高。 功能仿真 是直接对 VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以 了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件 的硬件特性。 1.4.1.5 编程下载 通常，将对 CPLD 的下载称为编程(Program)，对 FPGA 中的 SRAM 进行直 接下载的方式称为配置(Configure)，但对于 OTP FPGA 的下载和对 FPGA 的专用 配置 ROM 的下载仍称为编程。 FPGA 与 CPLD 的辨别和分类主要是根据其结构特点和工作原理。通常的 分类方法是： 将以乘积项结构方式构成逻辑行为的器件称为 CPLD，如 Lattice 的 ispLSI 系列、Xilinx 的 XC9500 系列、Altera 的 MAX7000S 系列和 Lattice(原 Vantis)的 Mach 系列等。 将以查表法结构方式构成逻辑行为的器件称为 FPGA，如 Xilinx 的 SPARTAN 系列、Altera 的 FLEX10K 或 ACEX1K 系列等。 1.4.1.6 硬件测试 最后是将含有载入了设计的 FPGA 或 CPLD 的硬件系统进行统一测试，以 便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。 1.4.2 一般 ASIC 设计的流程 EDA 与传统电子设计方法的比较 系统规格说明 系 统 划 分 逻辑设计与综合 综合后仿真 芯 片 测 试 版 图 验 证 版 图 设 计 参数提取与后仿 真 制版、流片

手工设计方法的缺点是：1)复杂电路的设计、调试十分困难。2)如果某一过程存在错误，查找和修改十分不便。3)设计过程中产生大量文档，不易管理。4)对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差。5)只有在设计出样机或生产出芯片后才能进行实测。EDA技术有很大不同：1)采用硬件描述语言作为设计输入。2)库(Library)的引入。3)设计文档的管理。4)强大的系统建模、电路仿真功能。5)具有自主知识产权。6)开发技术的标准化、规范化以及IP核的可利用性。7）适用于高效率大规模系统设计的自顶向下设计方案。8)全方位地利用计算机自动设计、仿真和测试技术。9)对设计者的硬件知识和硬件经验要求低。10)高速性能好。11)纯硬件系统的高可靠性。1.4.3常用EDA工具本节主要介绍当今广泛使用的以开发FPGA和CPLD为主的EDA工具，及部分关于ASIC设计的EDA工具。EDA工具大致可以分为如下5个模块：设计输入编辑器HDL综合器仿真器适配器（或布局布线器）下载器EDA工具软件1.ALTERA：MAX+PLUSII、QUARTUSII2.LATTICEEXPERTSYSTEMSynarioispisp：ispDesignExpert SYSTEM、ispCOMPILER、PAC-DESIGNER3.XILINX：FOUNDATION、ISE4.FPGACompiler、FPGAExpresS、Synplify、LeonardoSpectrum..EDA公司：CADENCE、EXEMPLAR、MENTORGRAPHICS、OrCAD、SYNOPSYS、5.SYNPLICITY、VIEWLOGIC、10

10 手工设计方法的缺点是： 1)复杂电路的设计、调试十分困难。 2)如果某一过程存在错误，查找和修改十分不便。 3)设计过程中产生大量文档，不易管理。 4)对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此 可移植性差。 5)只有在设计出样机或生产出芯片后才能进行实测。 EDA 技术有很大不同： 1)采用硬件描述语言作为设计输入。 2)库(Library)的引入。 3)设计文档的管理。 4)强大的系统建模、电路仿真功能。 5)具有自主知识产权。 6)开发技术的标准化、规范化以及 IP 核的可利用性。 7)适用于高效率大规模系统设计的自顶向下设计方案。 8)全方位地利用计算机自动设计、仿真和测试技术。 9)对设计者的硬件知识和硬件经验要求低。 10)高速性能好。 11)纯硬件系统的高可靠性。 1.4.3 常用 EDA 工具 本节主要介绍当今广泛使用的以开发 FPGA 和 CPLD 为主的 EDA 工具，及 部分关于 ASIC 设计的 EDA 工具。 EDA 工具大致可以分为如下 5 个模块： EDA 工具软件 1.ALTERA： MAX+PLUSII、QUARTUSII 2.LATTICE ： isp EXPERT SYSTEM 、 isp Synario ispDesignExpert SYSTEM、 ispCOMPILER、PAC-DESIGNER 3.XILINX： FOUNDATION、ISE 4.FPGA Compiler、FPGA Express、Synplify、 Leonardo Spectrum . EDA 公司 ： CADENCE、EXEMPLAR、 MENTOR GRAPHICS、OrCAD、SYNOPSYS、 5.SYNPLICITY、VIEWLOGIC、. 设计输入编辑器 HDL 综合器 仿真器 适配器(或布局布线器) 下载器