南京邮电大学：《数字电路与系统设计》课程教学资源（PPT课件讲稿）第五章 触发器（4/4）

5.5 CMOSFF CMOSFF具有功耗低、抗干扰能力强、制造工艺 简单、集成度高和成本低等优点。 工作频率:约低于 TTLFF, 一般在10~50MHZ之间。 产品多为:主从结构的正边沿D和JKFF。 置1、置0端→Sυ、Rυ通常为高电平有效。 传输门TG 1、电路结构

5.5 CMOSFF 一､传输门TG 1､电路结构 CMOSFF具有功耗低､抗干扰能力强､制造工艺 简单､集成度高和成本低等优点。 工作频率：约低于TTLFF， 一般在10 ~ 50MHZ之间。 产品多为：主从结构的正边沿D和JKFF。 置1､置0端 → SD､RD通常为高电平有效

CP=1时,导通; 入 开关闭合 输入 输出 CP=0时,关断 CP 开关打开 输入—。0—输出

CP=1时，导通； CP=0时，关断

、 CMOSFF 1、电路结构 主FF G;3从FF CP Gl G1 CP CP CP CP CP Q 主 D (a)逻辑图

二､CMOSFF 1､电路结构

R D CP (b)符号 图5.5.1 CMOS DFF

主FF CP G3从FF CP Gl CP :i: CP G2 G CP CP CP CP Q Q封 G44 R G2 G1,、G,(主FF) 构成基本FF G3G4(从FF)

2、工作原理 (1)CP=0,Q1=Qn 主FF G3从FF Gl TG1 i:TG3 TG2 :1: TG4 ≥ Q R TG1、TG4导通→①主FF接受信号(失去自锁)。 TG2、TG3截止→②从FF保持不变(自锁)

2､工作原理 (1) CP= 0 ，Qn+1 = Qn TG1､ TG4导通 ⇒ ① 主FF接受信号(失去自锁)。 TG2､ TG3截止 ⇒ ② 从FF保持不变（自锁）

主FF G3从FF Gl TG1 i: TG3 TG2 TG4 G2 lf重 TG1导通:D信号进入主FF,使Q主=D TG2截止:主FF尚未形成反馈链,不能自行保持, Q主跟随D变化。 TG3x、TG4,使从FF与主FF之间的联系被切断,而 且从FF保持电路原状态

TG1导通：D信号进入主FF，使Q主=D。 TG2截止：主FF尚未形成反馈链，不能自行保持， Q主跟随D变化。 TG3 × ､TG4 V，使从FF与主FF之间的联系被切断，而 且从FF保持电路原状态

(2)当CP为1时,CP=1。 TG2、TG3导通→①主FF建立自锁,保持了 CP前夕的D信号 TG1、TG截止→②从ⅣF失去自锁,接受 主FF的输出Q主,Q叶+l=D。 主FF CP ---------+---------------I------- G3从FF Gl Q主 TG3 TG1 TG2 R G2

（2）当CP↑为1时，CP = 1。 TG2､TG3导通 ⇒ ① 主FF建立自锁，保持了 CP↑前夕的D信号。 TG1､TG4截止 ⇒ ② 从FF失去自锁，接受 主FF的输出 Q主，Qn+1= D

把CP=1和CP=0相比,主、从FF的工作情况正好 相反,输入数据D的变化不再影响主FF的状态。即: 主FF建立起自锁,保持了CP个前夕的D信号 从FF失去自锁,接受主F的输出Q主。 Q+=Q主(Q主=D) 3、特征方程 Q=[D]·CP↑ Sn、Rp均为高电平有效

把CP=1和CP=0相比，主､从FF的工作情况正好 相反，输入数据D的变化不再影响主FF的状态。即： 主FF建立起自锁，保持了CP↑前夕的D信号。 3､特征方程 从FF失去自锁，接受主FF的输出Q主。 Qn+1 = Q主 （ Q主 = D） Qn+1 = [ D ] • CP↑ SD､ RD均为高电平有效

强调: CMOSFF的输入端在使用时,不可以悬空,而 是要进行处理。 处理方法:根据它的逻辑关系来决定。 V CC R 列-F=A+0=A A &-F=A1=A 不用的端子,一定要接地。 不用的端子接高电平 二、 CMOS JKFF CMOS JKFF是在主从结构的CMOS正边沿DFF 的基础上增加了输入转换电路而构成的,也是上升沿翻 转

强调：CMOSFF的输入端在使用时，不可以悬空，而 是要进行处理。 二､CMOS JKFF 处理方法：根据它的逻辑关系来决定。 CMOS JKFF是在主从结构的CMOS正边沿DFF 的基础上增加了输入转换电路而构成的,也是上升沿翻 转