南京邮电大学：《数字电路与系统设计》课程教学资源（PPT课件讲稿）第四章 组合逻辑电路（3/4）

2.八选一数据选择器 A A2~A:地址输入端; D~Do:数据输入端; D174151Y D EN:使能端; D4 5 Y:输出端; 6 图42.22(b)简化符号

1 2. 八选一数据选择器 EＮ：使能端； A2 ～A0：地址输入端； D7 ～D0 ：数据输入端； Y：输出端； 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 19-Feb-2002 Sheet of File: C:\Program Files\Design Explorer 99 SE\Library\YangHengXin\MyDesign.ddb Drawn By: D D D D 0 1 3 4 1 2 D 74151 D A A A 2 0 EN Y 5 6 7 D D 图 4.2.22 ( b )简化符号

八选一MUX的功能表 使能 输入输入|输出 鲔人输入|输出 EN A2 A1 Ay ENA, A Ao Y 1|O00 0100D 4 L0000D[0101D 001D 0110D 000 010D 0111|D 011D

2 八选一MUX的功能表 0 0 0 0 1 EN 使能 输入 0 1 1 D3 0 1 0 D2 0 0 1 D1 D0 0 0 0 Ø Ø Ø 0 A2 A1 A0 Y 输 入 输 出 0 0 0 0 EN 使能 输入 1 1 1 D7 1 1 0 D6 D5 1 0 1 1 0 0 D4 A2 A1 A0 Y 输 入 输 出

八选一MUX的卡诺图 00011110 0 Do D, DiD 八选一MUX的逻辑表达式 EN=1,Y=0 图4224(a) EN=0, Y=A2AJADDo+ A2 AAD,+ A2AjAoD2+ AAAD3 +A,AAODo+ a2 aaod+ aA,+ A2A AOD3 ∑

3 八选一MUX的卡诺图 1 D4 D5 D7 D6 0 D0 D1 D3 D2 00 01 11 10 A2 A1A0 八选一MUX的逻辑表达式 EN = 1, Y = 0 ; = = 7 i 0 miDi EN = 0, Y = A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 +A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 图4.2.24 ( a )

3.数据选择器的扩展 (1)四选一扩展为 八选一MUX 00 (2)八选一扩展为 A4 A3 A2 Al Ao 三十二选一MUX 0000 0 000 1000 0 000

4 3. 数据选择器的扩展 ( 1 )四选一扩展为 八选一MUX A2 A1 A0 0 Ø Ø 1 Ø Ø ( 2 )八选一扩展为 三十二选一MUX A4 A3 A2 A1 A0 0 0 Ø Ø Ø 0 1 Ø Ø Ø 1 0 Ø Ø Ø 1 1 Ø Ø Ø

D ID 0 D 1D1 D2 ID IY D3 ID D 2D 74153 D D6 2D2 D7 2D3 2EN AIA O A2 AI AO 图42.23(a)四选一扩展为八选一MUX

5 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 19-Feb-2002 Sheet of File: C:\Program Files\Design Explorer 99 SE\Library\YangHengXin\MyDesign.ddb Drawn By: 1 Y 2 D 2EN 2 D 2 D 0 1 2 3 0 1 2 D 74153 1 D 1 D 1 D 1 D 2 3 1EN 2 Y A 1 A 0 1 1 D D D D D D D D A A A Y 0 1 2 3 4 5 6 7 2 1 0 图 4.2.23 ( a ) 四选一扩展为八选一MUX

D D 7 D D D 16 D D A A Y IO Y END0··D ENDo…D7 EN DO.D A A 2 A 2 A 2 A A I MUX A I MUX AI MUX AI MUX A 图4223(b)八选一扩展为三十二选一MUX

6 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 19-Feb-2002 Sheet of File: C:\Program Files\Design Explorer 99 SE\Library\YangHengXin\MyDesign.ddb Drawn By: 2 1 MUX D A A A 0 EN 0 Y D 7 2 1 MUX D A A A 0 EN 0 Y D 7 2 1 MUX D A A A 0 EN 0 Y D 7 2 1 MUX D A A A 0 EN 0 Y D 7 A A Y Y Y Y EN 0 1 3 0 1 2 2/4 1 A A A A A Y D 0 D 7 D 8 D 15 D 16 D 23 D 24 D 31 0 1 2 3 4 图 4.2.23 ( b ) 八选一扩展为三十二选一MUX

4,用数据选择器设计组合逻辑电路 例1:用7415设计函数F=AB+AC。 BC A 00011110 0001 A 0D。D1D2D 00000 1 DA DS D,D 11o11 F 比较两卡诺图,若A、B、C分别接A2、A1、A0, 再令D=DD2=D3=D5,D4=D6=D7=1,则 Y=F,相应的电路图如下所示:

7 4.用数据选择器设计组合逻辑电路 比较两卡诺图，若A、B、C分别接A2、A1、A0， 例1：用74151设计函数 F = AB + AC 。 1 1 0 1 1 0 0 0 0 0 00 01 11 10 A BC 1 D4 D5 D7 D6 0 D0 D1 D3 D2 00 01 11 10 A2 A1A0 Y F 再令D0 =D1= D2 = D3 = D5 ，D4 =D6 =D7 =1，则 Y=F，相应的电路图如下所示：

CBA EAAAD 0120 74151Y D F D 23 D4 D5 D 6 D 67 图4225(a)

8 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 19-Feb-2002 Sheet of File: C:\Program Files\Design Explorer 99 SE\Library\YangHengXin\MyDesign.ddb Drawn By: D D D D 0 1 3 4 1 2 D 74151 D A A A 2 0 EN Y 5 6 7 D D VC C A B C F 图 4.2.25 ( a )

若C、B、A分别接A2、A1、A0,则Y、F的卡诺 图分别如下 140 BA 00011110 00011110 0 DOD D3D2 00|110 1D4D5D, D6 100|10 再令D=D2=D4=D5=D6,D1=D3=D7=1,则 Y=F,相应的电路图如下所示:

9 若C、B、A分别接A2、A1、A0，则Y、F的卡诺 图分别如下， 1 0 0 1 0 0 0 1 1 0 00 01 11 10 C BA 1 D4 D5 D7 D6 0 D0 D1 D3 D2 00 01 11 10 A2 A1A0 Y F 再令D0 =D2= D4 = D5 = D6 ，D1 =D3 =D7 =1，则 Y=F，相应的电路图如下所示：

A Ao B A A2 0 D174151Y D F 2 D 3 D 4 D5 6 7 图4225(b)

10 图 4.2.25 ( b ) 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 19-Feb-2002 Sheet of File: C:\Program Files\Design Explorer 99 SE\Library\YangHengXin\MyDesign.ddb Drawn By: D D D D 0 1 3 4 1 2 D 74151 D A A A 2 0 EN Y 5 6 7 D D VC C C B A F