电子科技大学：《数字系统EDA技术》第四章（4-8） 举例:层次设计思想的应用

4.8举例:层次设计思想的应用 7 code[3. 0 电路功能:题 Dre 输出在输口做 入组合为 1010时做 0、1之间 的翻转 整体设计原理图

1 4.8 举例：层次设计思想的应用 电路功能： 输出在输 入组合为 1010时做 0、1之间 的翻转 整体设计原理图

顶层文件 my top. gdf 7 code(3.0] D-T 由底层文件 my not. vhd实现 由底层文件 my dgdf实现 codeo code2 由底层文件 code3 my decoder. vhd实现 层次分割示意图 2

层次分割示意图 2 由底层文件 my_not.vhd 实现 由底层文件 my_dff.gdf 实现 由底层文件 my_decoder.vhd 实现 顶层文件my_top.gdf

设计输入 1、建立 My dff.gdf图形设计文件 1)建立图形设计文件 建立新图形文件 DEFE 取文件名 dff in JPUT dff out 调入元件 enable ENA VCC CLRN 连线 命名 VCC 保存并检査错误 My dff.gdf原理图 2)创建 My dff.gdf电路图的默认符号 My dff.sym

3 一、设计输入 1、建立 My_dff.gdf 图形设计文件 1）建立图形设计文件 建立新图形文件 取文件名 调入元件 连线 命名 保存并检查错误 My_dff.gdf 原理图 2）创建My_dff.gdf电路图的默认符号My_dff.sym

2、建立 My decoder.vhd文本设计文件 1)创建文本设计文件 entity my decoder is 建立新文 port(code in: in bit vector (3 downto 0); code out: out bit)i 本文件 end my decoder; architecture rtl of decoder is 取文件名 begin process (code in) 输入文本 begin if(code in =1010)then code out<=!1+ 保存并检 else code out<=’0 d if: 查错误 end process; end rtl My decoder.vhd设计文本 2)创建默认符号 My decoder.sym

4 2、 建立 My_decoder.vhd 文本设计文件 1）创建文本设计文件 · 建立新文 本文件 · 取文件名 输入文本 · 保存并检 查错误 My_decoder.vhd 设计文本 2）创建默认符号 My_decoder.sym

3、建立顶层设计文件 my top.gdf 先建立名为 my top.gdf图形编辑窗口 0A+1 1)输入符号 口②圖易幽 E An Symbol Name Megawizard Plug-In Manager e:\ maxplus 2\max2lib\prim e:\ maxplus2\ max2lib\ mega_pm 选菜单: Directory is: e: \new Symbol Files Directories Symbol my_decoder my_not Enter Symbol. Drives For Help on this dialog box. press F1 符号输入窗口

5 3、建立顶层设计文件my_top.gdf 先建立名为my_top.gdf图形编辑窗口 1）输入符号 选菜单： Symbol\ Enter Symbol... 符号输入窗口

2)直接点中相应的符号文件,选OK。再输入 Input和 Output,得如图所示结果。 19 PIN_ NAME minot 21P|N⊥NAME c"一 DFF工N CLK ttt匚→ PIN NAME PIN NAME NABLE my-decoder IN[A.11 OUT 默认符号及引脚

6 2）直接点中相应的符号文件，选OK。再输入 Input 和 Output，得如图所示结果。 默认符号及引脚

3)图中各符号连接,引脚命名 codell 设计电路的 my_not 顶层图形文 ,13 件,即是原 电路原理图 my_df f CLK DFF_OUT 的层次设计 E NABLE 2 clear DXT- 图 12 my_decoder IN[4.1] OUT 顶层图形设计文件图

7 3）图中各符号连接，引脚命名 设计电路的 顶层图形文 件，即是原 电路原理图 的层次设计 图 顶层图形设计文件图

、项目编译 Bax ba AXtplus II Eile Edit yiew Symbol Assign Utilities options Window Help 1、器件选择 Top of Hierarchy. e \ new my_ top. gdf Cancel Devices 选菜单: Auto Device AUT Device Options Assign device PM7032SLC44-5 EPM7032STCA EPM7064SLC44-5 Migration devce F Show Only Fastest Speed Grades Edit Chips》 选MAX7000S 厂 Maintain Curent Syrithess R 系列 选AUT0 1 选择器件对话框

8 二、项目编译 1、器件选择 选菜单： Assign\Device... 选MAX7000S 系列 选 AUTO 选择器件对话框

2、打开 compiler窗口,编译成功后显示如图所 A+151一E:Amyt □回 MAX+plus II File Processing Interfaces Assign Options Window Help 口哆回剧画回△國囫码恩感国器函面 Database Logic g Netlist Builder Synthesizer PartitionerFitter Assembler actor Start Stop s Messages Compiler □ Info: Design Doctor has given the project a clean bill of health based on the EPLD Rules set Info: Selecting a device from'MAX7000S' family for AUTO device 'my top Info: Chip 'my successfully fit into auTo device 'EPM7032SLC44-5 warning: Timing characteristics of device EPM7032SLC44-5 are preliminar 1 Message o of 4 MAX+plus II-Compiler Help on Message Moof 0 Project compilation was success ful o er 1 warnings 匚确定。 编译结束屏幕显示

9 2、打开compiler 窗口，编译成功后显示如图所 示。 编译结束屏幕显示

3、管脚分配图 □x IR MAX+plus II Eile Edit View Layout Assign Utilities Options window Help f」x 口回舀回△囫码幽感国园為圖橱⑧雷 °n4 (wO, TDI)d 39(o) O, TD (o=9 37(o) (GND)10 36o) (o)口11 35cc) o)口12 l/O,TMS)13 33o) ()口14 32口(O,TcK) ccc■15 31(uo) o)口16 30=(GND) ()口17 29日(o) 1819202122232425262728

10 3、管脚分配图