电子科技大学：《集成电子学 Integrated Electronics》课程教学资源（课件讲稿）第四章 纳米CMOS器件中的栅工程

第四章纳米CMOS器件中的栅工程 栅电极层、栅介质层和Si衬底构成的MIS结构称为栅结构。 其中栅电极层的功函数、栅介质层的厚度、介电常数、介 质层电荷及界面缺陷态度等因素直接决定着CMOS器件的 特性。 栅电极层为重掺杂的多晶硅和硅化物的复合结构，栅介质 为高质量的热氧化Si0,其氧化层电荷和界面缺陷态密度 均很低。 CMOS器件栅工程即是通过栅结构和栅材料的优化选择， 提高器件性能

• 栅电极层、栅介质层和Si衬底构成的MIS结构称为栅结构。 • 其中栅电极层的功函数、栅介质层的厚度、介电常数、介 质层电荷及界面缺陷态度等因素直接决定着CMOS器件的 特性。 • 栅电极层为重掺杂的多晶硅和硅化物的复合结构，栅介质 为高质量的热氧化SiO2，其氧化层电荷和界面缺陷态密度 均很低

CMOS器件中的MⅡS栅结构 MIS结构一MOSFET器件的重要组成部分。 MIS(Metal Insulator Semiconductor,金属-绝缘层-半导体) 栅电极通常由多晶硅-金属硅化物的复合结构构成。 栅介质与栅电极和$沟道之间的两个界面对于器件的性质起 到着至关重要作用。 Silicide 料精电极 PolySilicon 上界血层 Si02 概介层 下界面层 t 沟道 P Si村底 Silicides:WSi2,TiSi2,PtSi2 and TaSi Conductivity:8-10 times better than Polysilicon 图4.1 MOSFET中与MIS栅结构 Polycide Gate MOSFET 相关部分的示意图

• MIS结构——MOSFET器件的重要组成部分。 • MIS （Metal Insulator Semiconductor，金属-绝缘层-半导体） • 栅电极通常由多晶硅-金属硅化物的复合结构构成。 • 栅介质与栅电极和Si沟道之间的两个界面对于器件的性质起 到着至关重要作用。 Polycide Gate MOSFET

上界面层可以阻止多晶硅中硼等杂质扩散，提高可靠性。 下界面紧邻沟道，需减少界面缺陷密度提高迁移率，且可 阻挡热载流子注入。 Sheet Resistance Material Sheet Resistance (/ n-or p-well diffusion 1000-1500 n",p*diffusion 50-150 n',p diffusion with silicide 3-5 n,p*polysilicon 150-200 n,p polysilicon with silicide 4-5 Aluminum 0.05-0.1 3

上界面层可以阻止多晶硅中硼等杂质扩散，提高可靠性。 下界面紧邻沟道，需减少界面缺陷密度提高迁移率，且可 阻挡热载流子注入

栅介质、栅电极、S沟道之间的两个界面厚度通常在几个 埃的数量级，是栅电极、栅介质和S沟道之间材料的过渡。 当界面层的厚度与栅介质层的厚度接近时，界面层将直接 影响总的栅电容的大小，从而影响着MOSFET器件的性 能。这些界面层还可以加以利用以获得某些所需的作用 栅介质层：热氧化硅(SiO,) —新型栅介质材料如氮化 二氧化硅材料一高K栅介质材料。 MIS结构中栅介层的厚度t。决定了单位面积栅电容，表面 量子化效应和多晶硅耗尽效应等的影响，使栅电容降 低 等效的介质层厚度增加一 等效电容厚度CET增

• 栅介质、栅电极、Si沟道之间的两个界面厚度通常在几个 埃的数量级，是栅电极、栅介质和Si沟道之间材料的过渡。 • 当界面层的厚度与栅介质层的厚度接近时，界面层将直接 影响总的栅电容的大小，从而影响着MOSFET器件的性 能。这些界面层还可以加以利用以获得某些所需的作用。 • 栅介质层：热氧化硅（SiO2）——新型栅介质材料如氮化 二氧化硅材料——高K栅介质材料。 • MIS结构中栅介层的厚度tox决定了单位面积栅电容，表面 量子化效应和多晶硅耗尽效应等的影响，使栅电容降 低 ——等效的介质层厚度增加——等效电容厚度CET增 加

栅电极 169 CETm￥ tar (EOT) CETace S1村底 图4.2MIS结构中等效电容厚度CET与 介质层厚度t之间的关系

当采用高介电常数介质等非二氧化硅材料时，通 常采用等效氧化层厚度E0T表示栅介质层厚度tox CET对应于MOSFET反型时的等效电容厚度， 有 CETiny=EOT+tgm+tap Tace对应于MOSFET积累时的等效电容厚度， 有 CETac=EOT+tam

• 当采用高介电常数介质等非二氧化硅材料时，通 常采用等效氧化层厚度EOT表示栅介质层厚度t ox • CETinv对应于MOSFET反型时的等效电容厚度， 有 CETinv =EOT+tqm +tdp • CETacc对应于MOSFET积累时的等效电容厚度， 有 CETacc =EOT+tqm

平带电压 。1、功函数一费米能级的电子逸出体外所需的能量。 2、电子亲和能一半导体中导带底的电子逸出体外 所需的能量。 3、接触电势差一金属费米能级与半导体费米能级 的差。 对MIS结构，其金属和半导体之间的功函数差仅由 金属和半导体决定。由于通常金属和半导体的功 函数不同，而在平衡系统中费米能级必须保持平 直，因此必将引起能带的弯曲。 弯曲的大小由栅电极和半导体间的功函数差决定

• 1、功函数—费米能级的电子逸出体外所需的能量。 • 2、电子亲和能—半导体中导带底的电子逸出体外 所需的能量。 • 3、接触电势差—金属费米能级与半导体费米能级 的差。 • 对MIS结构，其金属和半导体之间的功函数差仅由 金属和半导体决定。由于通常金属和半导体的功 函数不同，而在平衡系统中费米能级必须保持平 直，因此必将引起能带的弯曲。 • 弯曲的大小由栅电极和半导体间的功函数差决定

常见金属的功函数（单位：电子伏特，eV) ⅡA ⅢB IVB VB VIB WB [B UB ⅢA IVA VA A H Li Be B N 0 2.9 4.98 4.4 S Na Mg Al Si P s 2.75 3.66 4.28 4.85 Ca S Ti Mn 5 Ni Cu Zn Ga As Se 2. 2.87 3.5 4.33 4.3 1 5 5.15 4.65 4.33 2 5 3.75 5.9 h Sr Y Zr Nh Mo Te Ru Rh Pd Ag cd n Sn Sh Te 2.16 2.59 4.05 4.3 4.6 4.71 4.98 5.12 4.26 4.22 4.12 4.42 4.55 4.95 Cs Ba Lu Hf Ta W Re Os r Pt Au g T1 Bi Po 2.14 2.7 3 3.9 4.25 4.55 4.96 4.83 5.27 5.65 5.1 4. 3.84 4.25 4.22 Ce P Nd Sm Eu Gd Ho 5 Dy E Tm h 2.9 3.2 2.7 3.1 3 Ac Th Pa U Pu Am Cm Bk Cf Es Fm Md No 3.4 3.63

金属与半导体功函数差引入的能带弯曲分别为： (p型半导体) (n型半导体) =n- EF 2q 中m是栅电极的功函数，x是半导体的亲和能，E为半导体 材料的禁带宽度。半导体衬底的费米势为 KT In q ni Vacuum level Vacuum level 90 99 E/2 E/2 Ec Ec 4鸡 E:77/ E:77 -.E EFs -d- Metal p-type Metal n-type Oxide semiconductor Oxide semiconductor

• 金属与半导体功函数差引入的能带弯曲分别为： （p型半导体） （n型半导体） ￾m是栅电极的功函数，χ是半导体的亲和能，Eg为半导体 材料的禁带宽度。半导体衬底的费米势为 ln sub F kT N q ni             F g ms m q E     2           F g ms m q E     2

N+多晶硅栅NMOSFET的能带图，硅的电子亲和能 4.15eV,功函数4.96eV,二氧化硅功函数0.95eV,二 氧化硅和硅禁带宽度分别8eV和1.1eV。 qPox =0.95eV 0.81-xeV Ec q④M=4.15eV q④si= qΦs= 4.15eV 4.96eV 3.20eV 3.20eW Ec Ern Ec XeV Ec Eg ~8eV Ec EEP Ev Ev Ev n+多晶硅 p衬底 3.70eV n+多晶硅 p衬底 Ev SiO2

• N+多晶硅栅NMOSFET的能带图, 硅的电子亲和能 4.15eV，功函数4.96eV，二氧化硅功函数0.95eV,二 氧化硅和硅禁带宽度分别8eV和1.1eV