长江大学：《数字电子技术实验》课程教学课件（PPT讲稿）1.集成门使用及逻辑功能测试

实验一集成门使用及逻辑功能测试实验目的1.熟悉TTL、CMOS集成门电路的逻辑符号和引脚排列2.掌握TTL、CMOS集成门电路的逻辑功能；3.熟悉三态门和集电极开路门的功能和使用方法实验原理二、（1）普通逻辑门尚尚印可尚尚148&7E6口23456口2347B,YiGNDAA2B2Y2YiA2Y2A;Y3GNDAl图3.2图3.174LS00的引脚排列74LS04的引脚排列

实验一 集成门使用及逻辑功能测试 一、 实验目的 1. 熟悉TTL、CMOS集成门电路的逻辑符号和引脚排列； 2. 掌握TTL、CMOS集成门电路的逻辑功能； 3. 熟悉三态门和集电极开路门的功能和使用方法。 二、实验原理 （1）普通逻辑门

（2）三态逻辑门UccE4AE3国国国面司198ENEN74LS125ENPNI1V2314567Y,A,Y2EE2A2GND图3.374LS125的引脚排列

（2）三态逻辑门

（3）集电极开路门（OC门）UccB4A4XBAzY43国回10198&&2e74LS03&X423456口7BIYB2Y2GNDAA2图3.474LS03的引脚排列

（3）集电极开路门（OC门）

补充内容标准TTL门的输入/输出逻辑电平：输入输出5V5V逻辑1（高电平）VH逻辑1（高电平）VoH2.4VVoH(min)(2VVH(min)无效电平无效电平0.8VVμL(max)VoL(max)0.4V逻辑0（低电平）逻辑0（低电平）ILOLOVOV

⚫标准TTL门的输入 / 输出逻辑电平 : 补充内容

CMOS门的输入/输出逻辑电平(十5V电源时)：输入输出5V5VOH逻辑1（高电平）V逻辑1（高电平）VoH(min)4.4V(3.5VVH(min)无效电平无效电平VIL(max)1.5V0.33VVot(max)逻辑0（低电平）逻辑0（低电平）OLOVOV

⚫CMOS门的输入 / 输出逻辑电平(＋5V电源时) : 0.33V 4.4V

三、基础性实验任务及要求（1）验证TTL集成电路74LS00、74LS04的逻辑功能UccBBY.1432自109n34[5][6[2]71YY2BiB2A2GNDA74LS0O的引脚排列图3.1表3.174LS00逻辑功能测试BAY（电压值）/VY(电平）00011011

三、基础性实验任务及要求 （1）验证TTL集成电路74LS00、74LS04的逻辑功能

UccA6Y6Ys尚国回尚间14可点3E62471Y2Y3YiA3A2AGND图3.274LS04的引脚排列表3.274LS04逻辑功能测试AY（电压值)/VY（电平）01（2）验证CMOS集成电路74HCT00、74HCT04的逻辑功能方法同上。电源电压仍采用5V

（2）验证CMOS集成电路74HCT00、74HCT04的逻辑功能 电源电压仍采用5V， 方法同上

（3）三态门功能测试及应用UccE4YA414E3A14三10131298任选一个三态门，输LLLENEN出端接上1K负载电阻74LS125进行测试：图ENi3E24617YY2AA2EE2GND图3.374LS125的引脚排列表3.374LS125逻辑功能测试输人输出AENY(电平）Y（电压值）)/V00011011

（3）三态门功能测试及应用 任选一个三态门，输 出端接上1K负载电阻 进行测试：

（4）多路数据在总线上的分时传输203个三态门的输入K,EN端分别加上0、1和1Hz脉冲信号，51130006-AV分别使3个控制端K2EN依次有效，观察发9-光二极管的情况。8V10ENK3图3.574LS125组成总线传输电路

（4）多路数据在总线上的分时传输 3个三态门的输入 端分别加上0、1 和1Hz脉冲信号， 分别使3个控制端 依次有效，观察发 光二极管的情况

（5）OC门功能测试将某个OC与非门不接上拉电阻，输出端接发光二极管到地：D1U2:B5LED74LS03F+5VR.1将某个OC与非门接上100拉电阻510欧，输出端D1U2:A接发光二极管到地：ALED74LS03TEXOC与非门

（5）OC门功能测试 将某个OC与非门不接上拉电阻，输出端接发光二极管到地： 将某个OC与非门接上 拉电阻510欧，输出端 接发光二极管到地：