中国高校课件下载中心 》 教学资源 》 大学文库

长江大学:《数字电子技术实验》课程教学课件(PPT讲稿)6.可编程逻辑器件-时序逻辑电路

文档信息
资源类别:文库
文档格式:PPT
文档页数:11
文件大小:355.5KB
团购合买:点击进入团购
内容简介
长江大学:《数字电子技术实验》课程教学课件(PPT讲稿)6.可编程逻辑器件-时序逻辑电路
刷新页面文档预览

可编程逻辑器件一时序逻辑电路

可编程逻辑器件 —时序逻辑电路

实验目的(1)了解时序逻辑电路的设计方法(2)掌握集成计数器的级联方法(3)掌握Quartus Ⅱ软件中使用文本输入法和原理图输入法进行电路设计和仿真

实验目的 (1)了解时序逻辑电路的设计方法 (2)掌握集成计数器的级联方法 (3)掌握Quartus II软件中使用文本输入法和 原理图输入法进行电路设计和仿真

预习要求(1)熟悉中规模集成芯片74161的引脚排列和逻辑功能(2)熟悉可编程时序逻辑设计的基本方法

预习要求 (1)熟悉中规模集成芯片74161的引脚排列和 逻辑功能 (2)熟悉可编程时序逻辑设计的基本方法

实验内容利用VHDL语言编程实现60进制计数器的时序逻辑功能,进行软件仿真和硬件测试

实验内容 利用VHDL语言编程实现60进制计数器的时序 逻辑功能,进行软件仿真和硬件测试

报告要求1)VHDL描述74161的程序2)仿真波形

报告要求 1)VHDL描述74161的程序 2)仿真波形

附录::Quartus I使用1、file/new建VHDL文本文件,保存的同时新建一个工程,该工程名要和文件中的实体名相一致。2、Start compilation开始编译3、在file下新建波形文件用于仿真。Insert/insert node or bus/node find/list把端口全部导入波形图中,保存波形文件。点击Start simulation,得结果。思考输入的不同进制如何切换?

附录:Quartus II使用 1、file/new建VHDL文本文件,保存的同时新建 一个工程,该工程名要和文件中的实体名相一 致。 2、Start compilation开始编译 3、在file下新建波形文件用于仿真。 Insert/insert node or bus/node find/list把 端口全部导入波形图中,保存波形文件。点击 Start simulation,得结果。思考输入的不同进制 如何切换?

4、管脚锁定。输入输出端口配上实验板上FPGA的引脚,这是下载程序到实验板上的关键。芯片选择:EP3C16Q240C8思考:在做仿真时,Quartus提供了哪二种仿真?这二种仿真的区别,以及如何调用这二种仿真?

4、管脚锁定。输入输出端口配上实验板上 FPGA的引脚,这是下载程序到实验板上的关 键。 芯片选择:EP3C16Q240C8 思考:在做仿真时,Quartus提供了哪二种仿真?这二种仿真的区别,以及如 何调用这二种仿真?

试验箱LED电路图

试验箱LED电路图

管脚锁定部件名称LED1LED2LED3LED4引脚名称Pin_237Pin_238Pin_239Pin 240部件名称LED5LED6LED7LED8Pin_4Pin_5Pin_6Pin_9引脚名称部件名称CLK1CLK2CLK3CLK4引脚名称Pin31Pin_33Pin_210Pin 212CLK1,CLK2:50MHZ20MHZCLK3,CLK4:

管脚锁定 部件名称 LED1 LED2 LED3 LED4 引脚名称 Pin_237 Pin_238 Pin_239 Pin_240 部件名称 LED5 LED6 LED7 LED8 引脚名称 Pin_4 Pin_5 Pin_6 Pin_9 部件名称 CLK1 CLK2 CLK3 CLK4 引脚名称 Pin_31 Pin_33 Pin_210 Pin_212 CLK1,CLK2: 50MHz CLK3,CLK4: 20MHz

试验箱数码管电路图07LEDSELO胡ODLEDSELI动LE0SEL28Le6TDRwoLS0LELe440GSDCHDMOCP4HCI3AADwoCS.OFSICLIe104154cLOUFGHDULO20#设妇好机场机好部192I-GD18.56212te9TI1OJS

试验箱数码管电路图

共11页,试读已结束,阅读完整版请下载
刷新页面下载完整文档
VIP每日下载上限内不扣除下载券和下载次数;
按次数下载不扣除下载券;
注册用户24小时内重复下载只扣除一次;
顺序:VIP每日次数-->可用次数-->下载券;
相关文档