《数字系统与VHDL程序设计语言》课程教学资源（PPT课件讲稿，共六章）

数字系统与ⅤHDL程序设计语言 课程简介

 课程简介 数字系统与VHDL程序设计语言

引例 牛罐头酸辣味儿 牛 自动生产线 五香味儿 麻辣味儿 计算机控制系统 VHDL原理: 可编|目标 器件 辑器接口 串行口 件 软件编程

引例 ： VHDL原理 ： 可编 程逻 辑器 件 串 行 口 目标 器件 接口 软件编程 牛 自 动 生 产 线 牛罐头 酸辣味儿 五香味儿 麻辣味儿 计算机控制系统

崇VHDL语言 非常高速硬件描述语言,也就是一种硬件(数字电路)设计语 言.其最大特点是对电路的行为与结构进行高度抽象化规范 化,并对设计进行模拟验证与综合优化,使分析和设计高 度自动化 支持ⅤHDL语言的软件平台 Max+PlusII 由软件设计到硬件实现之间的媒介 CPLD/FPGA(可编程器件)

 VHDL语言 非常高速硬件描述语言, 也就是一种硬件(数字电路)设计语 言. 其最大特点是对电路的行为与结构进行高度抽象化规范 化，并对设计进行模拟验证与综合优化，使分析和设计高 度自动化。  支持VHDL语言的软件平台 Max+PlusII  由软件设计到硬件实现之间的媒介 CPLD / FPGA (可编程器件)

在Max+ PlusII编写VHDL程序 存盘 由软件设计到硬件实现的流程 (文件名为实体名,后缀为VHD) 编译 软件仿真 管脚安排 下载

在Max+PlusII编写VHDL程序 存盘 (文件名为实体名 ,后缀为 .VHD) 编译 软件仿真 管脚安排 下载 由软件设计到硬件实现的流程

基本的并行语句 基本顺序语句 (1) Process语句 (1)直接赋值语句 2) If-Else语句 (2) Process语句 (3)Cae-When语句 (3) When-Else (4)Nu语句 (5) Wait until语句 (4)With-Select-When (6)变量赋值语句 (5)元件例化语句 (7)For-Loop语句 (6) For-Generate (8)过程调用语句

基本顺序语句 （1）Process语句 （2）If-Else语句 （3）Case-When语句 （4）Null语句 （5）Wait until语句 （6）变量赋值语句 （7）For-Loop语句 （8）过程调用语句 基本的并行语句 （1）直接赋值语句 （2） Process语句 （3）When-Else （4）With-Select-When （5）元件例化语句 （6）For-Generate

常用数字电路回顾 (1)编码器 A7 A6 A5 8X3 Y2 输出 输入 A4 Y1 信号 信号 A3 A2 编码器 A1 AO EN—>使能端口O

常用数字电路回顾 （1）编码器 A7 A6 A5 A4 A3 A2 A1 A0 EN Y2 Y1 Y0 8 X 3 编 码  器 输入 信号  输出 信号 使能端口

A5 A4 A3 A2 A1 A0 Y2 Y1 YO 00 000 0000000 0000 000000 00000 00 00000 000000 0000 000 00000 U000 00 注:EN为1时编码器工作

注：EN为1时编码器工作 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1 A7 A6 A5 A4 A3 A2 A1 A0 Y 2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1 A7 A6 A5 A4 A3 A2 A1 A0 Y 2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1 A7 A6 A5 A4 A3 A2 A1 A0 Y 2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1 A7 A6 A5 A4 A3 A2 A1 A0 Y 2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1 A7 A6 A5 A4 A3 A2 A1 A0 Y 2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1 A7 A6 A5 A4 A3 A2 A1 A0 Y 2 Y1 Y0

Electro alysis置 indow Hell 口副当略囚团? 举例半 5 6 GS 3 2 A1 74148 参看EWB辅助电路

举例 参看EWB辅助电路

(2)译码器 Y3 Y2 Y1 YO AI A0 1110 0 1011 0111 0011 010 Vcc YO Y1 Y2 Y3 Y4 Y5 Y6 6151413121110 译码器 S A AO Y3Y2 Y YO 000 011 A0 A1 A2 S3 S2 S1 Y7 GND cT74138

（2）译码器 Y3 Y2 Y1 Y0 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 A1 A0 0 0 0 1 1 0 1 1 A1 A0 0 0 0 1 1 0 1 1 Y3 Y2 Y1 Y0 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 S 1 × × 1 1 1 1 0 0 0 0 译码器 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 Vcc Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 GND CT74138

POWER cc-310 OUTPUT ON CPLD/FPGA Development System OOFF 智熊型可编程数字开发家统 DC 7. 5V aloo (-) As AgAr