《数字电路与逻辑设计》课程教学资源（试卷习题）学生常见问题答疑（含解答）

第一章绪论 1、数字电路有什么优点？ 答：首先数字电路能产生更廉价，更可靠的数字处理系统。其次数字处理硬件允许可编程操 作，同时数字硬件和软件实现与模拟电路和模拟信号处理系统相比，通常具有更高的精度。 2、数字电路与模拟电路有什么区别？ 答：数字电路与模拟电路同等重要，构成数字电路与模拟电路的基本元件都是半导体器件。 但是它们工作状态不同，实现功能不同，工作信号不同，如：数字电路中三极管工作在饱和 区和截止区，模拟电路中三极管工作在放大区。数字电路实现逻辑功能，完成逻辑运算，模 拟电路主要是放大电信号。数字电路处理离散信号，模拟电路处理连续信号。 3、数字电路设计的趋势？ 答：当前数字电路设计的趋势是，越来越大的设计，越来越短的推向市场的时间，越来越低 的价格，设计方法越来越依赖于电子设计自动化(ED“)工具。多层次的设计表述，集成电 路的设计与制造分离，芯片生产厂家提供模型或标准单元库，设计公司负责电路功能设计。 电路功能设计已进入片上系统(S0C)时代，知识产权模块(IP核)产品化。 第二章逻辑函数及其简化 1、逻辑函数为什么要化简？ 答：一个逻辑函数可以写成不同的表达式形式，表达式越简单，所表示的逻辑关系越明显。 化简电路的目的，就是为了降低系统的成本，提高电路的可靠性，以用最少的逻辑门实现逻 组函数。 2、公式法化简中那么多公式怎么记？它有什么优缺点？ 答：逻辑代数的常用公式，反映了逻辑代数运算的基本规律，是化简逻辑函数、分析和设计 逻辑电路的基本公式，必须熟悉和掌握。公式法化简没有固定的步骤。能否以最快的速度进 行化简，与经验、技巧和对公式掌握及运用的熟练程度有关。该方法的优点是输入变量个数 不受限制，缺点是结果是否为最简有时不易判断。 3、卡诺图法化简的优点？ 答：利用卡诺图可以直观、方便地化简逻辑函数，并且克服了公式化简法对最终化简结果难 以确定等缺点。 第三章集成逻辑门 1、第三章感觉和其它章节没关系，是否不重要？ 答：第三章介绍了常用逻辑门的内部电路结构以及外部特性，对后续学习非常重要。在电路 的实际设计中，必须掌握第三章所介绍的各类参数。例如，扇出系数直接决定了门电路能接 同类门的个数，如果超出，则导致电路无法正常工作。 2、CM0S门电路为什么不能把输入端悬空？ 答：由于CMOS集成电路具有很高的的输入阻抗，所以很容易因感应静电而被击穿。虽然其

第一章 绪论 1、数字电路有什么优点？ 答：首先数字电路能产生更廉价，更可靠的数字处理系统。其次数字处理硬件允许可编程操 作，同时数字硬件和软件实现与模拟电路和模拟信号处理系统相比，通常具有更高的精度。 2、数字电路与模拟电路有什么区别？ 答：数字电路与模拟电路同等重要，构成数字电路与模拟电路的基本元件都是半导体器件。 但是它们工作状态不同，实现功能不同，工作信号不同，如:数字电路中三极管工作在饱和 区和截止区，模拟电路中三极管工作在放大区。数字电路实现逻辑功能，完成逻辑运算，模 拟电路主要是放大电信号。数字电路处理离散信号，模拟电路处理连续信号。 3、数字电路设计的趋势? 答：当前数字电路设计的趋势是，越来越大的设计，越来越短的推向市场的时间，越来越低 的价格，设计方法越来越依赖于电子设计自动化（EDA）工具。多层次的设计表述，集成电 路的设计与制造分离，芯片生产厂家提供模型或标准单元库，设计公司负责电路功能设计。 电路功能设计已进入片上系统（SOC）时代，知识产权模块（IP 核）产品化。 第二章 逻辑函数及其简化 1、逻辑函数为什么要化简？ 答：一个逻辑函数可以写成不同的表达式形式，表达式越简单，所表示的逻辑关系越明显。 化简电路的目的，就是为了降低系统的成本，提高电路的可靠性，以用最少的逻辑门实现逻 辑函数。 2、公式法化简中那么多公式怎么记？它有什么优缺点？ 答：逻辑代数的常用公式，反映了逻辑代数运算的基本规律，是化简逻辑函数、分析和设计 逻辑电路的基本公式，必须熟悉和掌握。公式法化简没有固定的步骤。能否以最快的速度进 行化简，与经验、技巧和对公式掌握及运用的熟练程度有关。该方法的优点是输入变量个数 不受限制，缺点是结果是否为最简有时不易判断。 3、卡诺图法化简的优点？ 答：利用卡诺图可以直观、方便地化简逻辑函数，并且克服了公式化简法对最终化简结果难 以确定等缺点。 第三章 集成逻辑门 1、第三章感觉和其它章节没关系，是否不重要？ 答：第三章介绍了常用逻辑门的内部电路结构以及外部特性，对后续学习非常重要。在电路 的实际设计中，必须掌握第三章所介绍的各类参数。例如，扇出系数直接决定了门电路能接 同类门的个数，如果超出，则导致电路无法正常工作。 2、CMOS 门电路为什么不能把输入端悬空？ 答：由于 CMOS 集成电路具有很高的的输入阻抗，所以很容易因感应静电而被击穿。虽然其

内部在每一个输入端都加有双向保护电路，但不用的输入端或者多余的门都不能悬空，应根 据不同的逻辑功能，分别与V(高电位)或s(低电位)相连，或者与有用的输入端并在 起 3、数电模电中都涉及到晶体三极管，有什么区别？ 答：在数电模电中，我们讨论的侧重点不同。在一般模拟电子线路中，品体三极管常常当作 线性放大元件或非线性元件来使用，而在脉冲与数字电路中，晶体三极管交替工作于截止区 与饱和区，作为开关元件来使用。 第四章组合逻辑电路 1、组合逻辑电路为什么没有记忆功能？ 答：组合逻辑电路在结构上没有记忆单元。 2、有同学觉得逻辑函数的化简太麻烦，在小规模组合逻辑电路的设计中不化简行不行？ 答：不行，在逻辑电路设计中，为了得到最优设计，一般都要进行逻辑函数的简化，这样可 以使所用的逻辑器件数目最少，器件的种类最少，器件之间的连线最少，而且这样也减少了 门电路的延迟。提高了电路的运算速度。 3、译码器和数据选择器都能实现逻辑函数，在具体电路设计中如何选择？ 答：如果要实现多输出函数使用译码器更适合，如果要实现单输出函数使用数据选择器更适 合。 4、中规模器件的内部结构电路图比较复杂，需要重点掌握吗？ 答：中规模器件的学习重点是掌握外部逻辑功能，学会分析器件功能表，掌握其应用，对于 内部结构图会分析，能借助它了解各个输入输出控制端口即可。 5、怎样用加法器实现减法运算？设计时需要注意什么？ 答：可以利用A=AB的补码米实现，设计时要注意借位信号的判断，如果没有借位，得到 的是实际的差，如果有借位，得到的是实际差的补码，需要再进行取补码运算。 第五意纯发器 1、与非们构成的基本S触发器输入都为0时，两个输出端的输出状态到底是不定状态还是 确定的？ 答：输入都为1时，输出是确定的，但这和触发器设计逻辑相矛盾，是不允许出现的状态， 是禁止态。 2、与非门构成的基本S触发器什么时候输出状态是不确定的？ 答：当输入信号同时由0变为1的时候，由于门电路的竞争，会使输出状态不确定。 3、主从触发器的逻辑符号图中有没有主触发器的输出？ 答：主从触发器的结构中，主触发器负责接收输入信号，从触发器在有效脉冲期间跟随主触 发器的状态，并作为整个触发器的输出，在主从触发器的逻辑图上的输出端口为从触发器的 输出端

内部在每一个输入端都加有双向保护电路，但不用的输入端或者多余的门都不能悬空，应根 据不同的逻辑功能，分别与 VDD（高电位）或 VSS（低电位）相连，或者与有用的输入端并在 一起。 3、数电模电中都涉及到晶体三极管，有什么区别？ 答：在数电模电中，我们讨论的侧重点不同。在一般模拟电子线路中，晶体三极管常常当作 线性放大元件或非线性元件来使用，而在脉冲与数字电路中，晶体三极管交替工作于截止区 与饱和区，作为开关元件来使用。 第四章 组合逻辑电路 1、组合逻辑电路为什么没有记忆功能? 答:组合逻辑电路在结构上没有记忆单元。 2、有同学觉得逻辑函数的化简太麻烦,在小规模组合逻辑电路的设计中不化简行不行？ 答:不行，在逻辑电路设计中，为了得到最优设计，一般都要进行逻辑函数的简化，这样可 以使所用的逻辑器件数目最少，器件的种类最少，器件之间的连线最少，而且这样也减少了 门电路的延迟。提高了电路的运算速度。 3、译码器和数据选择器都能实现逻辑函数，在具体电路设计中如何选择？ 答：如果要实现多输出函数使用译码器更适合，如果要实现单输出函数使用数据选择器更适 合。 4、中规模器件的内部结构电路图比较复杂，需要重点掌握吗？ 答：中规模器件的学习重点是掌握外部逻辑功能，学会分析器件功能表，掌握其应用，对于 内部结构图会分析，能借助它了解各个输入输出控制端口即可。 5、怎样用加法器实现减法运算？设计时需要注意什么？ 答：可以利用 A-B=A+B 的补码来实现，设计时要注意借位信号的判断，如果没有借位,得到 的是实际的差，如果有借位，得到的是实际差的补码，需要再进行取补码运算。 第五章 触发器 1、与非们构成的基本 RS 触发器输入都为 0 时，两个输出端的输出状态到底是不定状态还是 确定的？ 答：输入都为 1 时，输出是确定的，但这和触发器设计逻辑相矛盾，是不允许出现的状态， 是禁止态。 2、与非门构成的基本 RS 触发器什么时候输出状态是不确定的？ 答：当输入信号同时由 0 变为 1 的时候，由于门电路的竞争，会使输出状态不确定。 3、主从触发器的逻辑符号图中有没有主触发器的输出？ 答：主从触发器的结构中，主触发器负责接收输入信号，从触发器在有效脉冲期间跟随主触 发器的状态，并作为整个触发器的输出，在主从触发器的逻辑图上的输出端口为从触发器的 输出端

4、异步清零和同步清零有什么区别？ 答：异步和同步是相对于CP脉冲来说的，异步清零不需要看①脉冲信号，只要其有效信号 到来，就可以直接清零，而同步清零即使有效信号已经到来，也需要等有效CP脉冲到来才 能清零。 5、异步置数和同步置数的区别也类似于上述问题吗？ 答：是的。 6、主从JK触发器的一次翻转现象怎么理解 答：在CP=1期间主触发器的状态方程为： Q1=JQ°+KQ=Q 由上式可见，一旦在CP=1期间，主触发器接受输入激励信号发生一次翻转，主触发器 状态就一直保持不变，也不再随输入激励信号，K的变化而变化。这就是主触发器的一次 翻转特性。 第六章时序逻辑电路 1、与组合逻辑电路相比，时序逻辑电路的特点是什么？ (1)含有具有记忆元件（最常用的是触发器） (2)具有反馈通道 2、161和163都是四位二进制计数器，有什么区别？ 答：161和163都是四位二进制计算器，但是清0端不同。161是异步清0，即只要清0端 为低电平，不论时钟信号如何，计数器的输出端都为0：163是同步清0，即使清0瑞为低 电平，计数器的输出端不是立刻清0，而是等到时钟信号的上升沿作用后才清0。 3、用集成计数器设计任意模值计数器是不是有多种方法？ 答：有多种集成计数器可以选择，同一种器件还可以选择不同的方法。比如利用161设计计 数器时，既可采用利用置数端的预置数法，又可采用利用清0端的复位法。 4、移位寄存器的应用有哪些？ 答：可以实现数码的串/并或并/串转换，可以构成移存型的计数器，可以用于脉冲节拍延迟。 第七章半导体存储器 1、RAM和ROM的主要区别？ 答：区别1、RAM也叫易失性存储器，掉电后容易丢失信息。 ROW也叫非易失性存储器，掉电后不丢失信总。 区别2、RAM可以读写，ROM只能读不能写。 2、RAM的容量怎么计算？ 答：容量=字长×位数。字长=2”，为地址线的条数，位数=数据线的条数。 3、用0M实现组合逻辑函数的方法是什么？

4、异步清零和同步清零有什么区别？ 答：异步和同步是相对于 CP 脉冲来说的，异步清零不需要看 CP 脉冲信号，只要其有效信号 到来，就可以直接清零，而同步清零即使有效信号已经到来，也需要等有效 CP 脉冲到来才 能清零。 5、异步置数和同步置数的区别也类似于上述问题吗？ 答：是的。 6、 主从 JK 触发器的一次翻转现象怎么理解？ 答：在 CP=1 期间主触发器的状态方程为： 由上式可见，一旦在 CP=1 期间，主触发器接受输入激励信号发生一次翻转，主触发器 状态就一直保持不变，也不再随输入激励信号 J，K 的变化而变化。这就是主触发器的一次 翻转特性。 第六章 时序逻辑电路 1、与组合逻辑电路相比，时序逻辑电路的特点是什么？ （1）含有具有记忆元件（最常用的是触发器） （2）具有反馈通道。 2、161 和 163 都是四位二进制计数器，有什么区别？ 答：161 和 163 都是四位二进制计算器，但是清 0 端不同。161 是异步清 0，即只要清 0 端 为低电平，不论时钟信号如何，计数器的输出端都为 0；163 是同步清 0，即使清 0 端为低 电平，计数器的输出端不是立刻清 0，而是等到时钟信号的上升沿作用后才清 0。 3、用集成计数器设计任意模值计数器是不是有多种方法？ 答：有多种集成计数器可以选择，同一种器件还可以选择不同的方法。比如利用 161 设计计 数器时，既可采用利用置数端的预置数法，又可采用利用清 0 端的复位法。 4、移位寄存器的应用有哪些？ 答：可以实现数码的串/并或并/串转换，可以构成移存型的计数器，可以用于脉冲节拍延迟。 第七章 半导体存储器 1、 RAM 和 ROM 的主要区别？ 答：区别 1、RAM 也叫易失性存储器，掉电后容易丢失信息。 ROM 也叫非易失性存储器，掉电后不丢失信息。 区别 2、RAM 可以读写，ROM 只能读不能写。 2、 RAM 的容量怎么计算？ 答：容量=字长  位数。字长= n 2 ，n 为地址线的条数，位数=数据线的条数。 3、 用 ROM 实现组合逻辑函数的方法是什么？ n n = + KQ = Q n+1 n Q JQ

答：①根据逻辑函数的输入、输出变量数目，确定RO刚的容量，选择合适的ROM。 ②写出逻辑函数的最小项表达式，画出OM的阵列图。 ③根据阵列图对ROM进行编程。 第八意可编程罗量器件及其应用 1、第8章里的逻辑门符号和以前学的不太一样，这是什么原因？ 答：是的，第8章里的有些逻辑门符号，如与门和或门，与以前学的是有些不一样，但是这 只不过是逻辑门的不同标准表示法。因为可编程逻辑器件端口众多，线路复杂，如果采 用以前学的逻辑门符号，将很难看清楚可编程逻辑器件的电路原理。 2、可编程逻辑器件的内部电路图看起来很复杂，怎么学习？ 答：可编程逻辑器件的内部电路图看起来复杂，但还是建立在我们以前所学的内容基础上。 对于我们工程技术人员，学习可编程逻辑器件，主要应掌握可编程逻辑器件开发数字系 统的过程，会使用相关开发软件和硬件设计数字电路就可以了。同时通过学习这一章， 可以了解采用可编程逻辑器件设计数字电路和传统方法设计数字电路有什么不同，又有 哪些优势。 第九章脉冲单元电路 1、这一章当中，施密特触发器、单稳态触发器、多谐振荡器等电路的分析方法是什么？ 答：对于集成门构成的脉冲单元电路，分析时需要注意三个问题： ①电容器上电压不能突变，需要满足开关定理(0+)北(0)。 ②暂态过程结束后，流过电容器的电流i(∞)为0，即电容器相当于开路。 ③电路的时间常数t=C,T决定了暂态时间的长短。 在此基础上进行电路分析。 2、施密特触发器的上限触发电平会不会小于下限转换电平？ 答：上限触发电平大于下限转换电平，请参考教材的公式9-2-1和92-3。 3、单稳态触发器有什么用途？ 答：单稳态触发器可以用于脉冲展宽、定时、整形等，请参考第九章电子教案的相关内容。 4、书上555定时器功能分析时，两个比较器的参考电压分别是1/3VCC、2/3vCC,为什么不 是V00和1/2C0呢？ 答：当控制电压输入端VC0悬空时，两个比较器的参考电压分别是1/3VCC、2/3VCC 当控制电压输入端VC0接某一固定电压时，两个比较器的参考电压分别是VC0和1/2VC0

答：① 根据逻辑函数的输入、输出变量数目，确定 ROM 的容量，选择合适的 ROM。 ② 写出逻辑函数的最小项表达式，画出 ROM 的阵列图。 ③ 根据阵列图对 ROM 进行编程。 第八章 可编程逻辑器件及其应用 1、 第 8 章里的逻辑门符号和以前学的不太一样，这是什么原因？ 答：是的，第 8 章里的有些逻辑门符号，如与门和或门，与以前学的是有些不一样，但是这 只不过是逻辑门的不同标准表示法。因为可编程逻辑器件端口众多，线路复杂，如果采 用以前学的逻辑门符号，将很难看清楚可编程逻辑器件的电路原理。 2、 可编程逻辑器件的内部电路图看起来很复杂，怎么学习？ 答：可编程逻辑器件的内部电路图看起来复杂，但还是建立在我们以前所学的内容基础上。 对于我们工程技术人员，学习可编程逻辑器件，主要应掌握可编程逻辑器件开发数字系 统的过程，会使用相关开发软件和硬件设计数字电路就可以了。同时通过学习这一章， 可以了解采用可编程逻辑器件设计数字电路和传统方法设计数字电路有什么不同，又有 哪些优势。 第九章 脉冲单元电路 1、这一章当中，施密特触发器、单稳态触发器、多谐振荡器等电路的分析方法是什么？ 答：对于集成门构成的脉冲单元电路，分析时需要注意三个问题： ①电容器上电压不能突变，需要满足开关定理 UC(0+)=UC(0-)。 ②暂态过程结束后，流过电容器的电流 iC(∞)为 0，即电容器相当于开路。 ③电路的时间常数τ=RC, τ决定了暂态时间的长短。 在此基础上进行电路分析。 2、施密特触发器的上限触发电平会不会小于下限转换电平？ 答：上限触发电平大于下限转换电平，请参考教材的公式 9-2-1 和 9-2-3。 3、单稳态触发器有什么用途？ 答：单稳态触发器可以用于脉冲展宽、定时、整形等，请参考第九章电子教案的相关内容。 4、书上 555 定时器功能分析时，两个比较器的参考电压分别是 1/3VCC、2/3VCC，为什么不 是 VCO 和 1/2VCO 呢？ 答：当控制电压输入端 VCO 悬空时，两个比较器的参考电压分别是 1/3VCC、2/3VCC； 当控制电压输入端 VCO 接某一固定电压时，两个比较器的参考电压分别是 VCO 和 1/2VCO