《EDA技术及应用》课程教学资源（PPT课件讲稿）第3章 FPGA、CPLD结构与应用

第3章 FPGA/CPLD结构与应用

第3章 FPGA／CPLD结构与应用

s 师院科技 FPGA- Field Programmable Gate Array CPLD- Complex Programmable Logic Device

Sy师院科技 FPGA - Field Programmable Gate Array CPLD - Complex Programmable Logic Device

s 师院科技 3.1概迷 图3-1基本PLD器件的原理结构图 输入 输入 输出 缓冲 阵 缓冲 输出 电路 列 或阵列 电路

Sy师院科技 3.1 概 述 输入 缓冲 电路 与 阵 列 或 阵 列 输出 缓冲 电路 输 入 输 … … 出 图3-1 基本PLD器件的原理结构图

s 师院科技 3.11可编程逻辑器件的发展历程 习更器 9和>器件 改进的 内嵌复杂 器 92 功能模块 件件需 的SoPC 70年代 80年代 90年代

Sy师院科技 3.1.1 可编程逻辑器件的发展历程 70年代 80年代 90年代 PROM 和PLA 器 件 改 进 的PLA 器 件 GAL 器 件 FPGA 器 件EPLD 器 件 CPLD 器 件 内嵌复杂 功能模块 的SoPC

s 师院科技 3.12可编程逻辑器件的分类 图3-2按集成度PLD)分类 可编程逻辑器件(PLD) 简单PLD 复杂PLD PROMI PLA PAL GAL CPLD FPGA

Sy师院科技 3.1.2 可编程逻辑器件的分类 图3-2 按集成度(PLD)分类 可编程逻辑器件（PLD） 简单 PLD 复杂 PLD PROM PLA PAL GAL CPLD FPGA

s 师院科技 32简单PLD原理 3.2.1电路符号表示 图3-3常用逻辑门符号与现有国标符号的对照 非门与门 或门异或门 常用符号D0A )-P>r> 国标符号-b-A A-& A) A-=1 遇辑表达式F=0A F=A.B F=A⊕B

Sy师院科技 3.2 简单PLD原理 3.2.1 电路符号表示 图3-3 常用逻辑门符号与现有国标符号的对照

s 师院科技 321电路符号表示 A A A F=ABD A BC D 图3-4PLD的互补缓冲器图35PLD的互补输入图3-6PLD中与阵列表示 A+C A B C D 末连接 固定连接可编程连接 图3-7PLD中或阵列的表示 图3-8阵列线连接表示

Sy师院科技 3.2.1 电路符号表示 图3-4PLD的互补缓冲器 图3-5 PLD的互补输入 图3-6 PLD中与阵列表示 图3-7 PLD中或阵列的表示 图3-8 阵列线连接表示

s 师院科技 3.2.2 PROM 图3-9PROM基本结构: 地址 存储单元 译码器|W 阵列 n-1 其逻辑函数是: 1=An-1-.1A1o n-1

Sy师院科技 3.2.2 PROM 地址 译码器 存储单元 阵列 … … … A0 A1 An−1 W0 W1 Wp−1 F0 F1 Fm−1 n p = 2 图3-9 PROM基本结构： 2 1 1 1 0 1 1 1 0 0 1 1 0 ... W A A A W A A A W A A A n n n n =  =  =  − − − 其逻辑函数是： −

s 师院科技 3.2.2 PROM 图3-10PROM的逻辑阵列结构 W 与阵列 A 或阵列 :不可 编程)W (可编程) FFF m-1 p=2 逻辑函数表示: =Mn1.0Wn=1+…+M10W1+M000 F=MD-WD-+.+MWi+MoWo F=M 卩11+∴+M1 lm-I+M W m 0

Sy师院科技 3.2.2 PROM 图3-10 PROM的逻辑阵列结构 与阵列 （不可 编程） 或阵列 （可编程） … … … A0 A1 An−1 W0 W1 Wp−1 F0 F1 Fm−1 n p = 2 1 1, 1 1 1, 1 1 0, 1 0 1 1,1 1 1,1 1 0,1 0 0 1,0 1 1,0 1 0,0 0 F M W M W M W F M W M W M W F M W M W M W m p m p m m p p p p − − − − − − − − − − = + + + = + + + = + + +     逻辑函数表示：

s 师院科技 3.2.2 PROM 图3-12用PROM完成半加器逻辑阵列 图3-11PROM表达的PLD图阵列 A 或阵列 (可编程) 或阵列 (可编程) 米 A,A1 Ao Ao 与阵列(固定) A Ai A Ac 与阵列(固定) FO=A0A1+40Al FI=alA0

Sy师院科技 3.2.2 PROM 图3-11 PROM表达的PLD图阵列 与阵列（固定） 或阵列 （可编程） A1 A0 A1 A1 A0 A0 F1 F0 图3-12 用PROM完成半加器逻辑阵列 与阵列（固定） 或阵列 （可编程） A1 A0 A1 A1 A0 A0 F1 F0 1 1 0 0 0 1 0 1 F A A F A A A A = = +