电子科技大学：《电子设计自动化技术》课程教学资源（讲义课件）第六章 组合逻辑电路设计

电子设计自动化技术 第六章 组合逻辑电路设计 时序逻辑电路设计

电子设计自动化技术 第六章 组合逻辑电路设计 时序逻辑电路设计

内容提要 组合逻辑电路设计 时序逻辑电路设计

内容提要 • 组合逻辑电路设计 • 时序逻辑电路设计

Recall: Combinatorial Logic Combinatorial Logic if Outputs at a specified time are a function only of the inputs at that time e.g. decoders, multiplexers and adders LPM DIRECTION= LPM PIPELINE LPM REPRESENTATION ONE INPUT IS CONSTANT= LPM ADD SUB Output change bataan instantly when resul uTPUT result[3. 0] input change b30

Recall: Combinatorial Logic • Combinatorial Logic if • Outputs at a specified time are a function only of the inputs at that time • e.g. decoders, multiplexers and adders Output change instantly when input change

组合逻辑电路设计实例 简单门电路 加法器 编码译码器 多路处理器

组合逻辑电路设计实例 • 简单门电路 • 加法器 • 编码译码器 • 多路处理器

简单门电路设计 输入与门 方法一:布尔表达式 方法二:逻辑真值描述

简单门电路设计 • 三输入与门 方法一：布尔表达式 方法二：逻辑真值描述

方法一:布尔表达式 LBRARY EER USE IEEE STD LOG1C 1164.ALLY ENTITY ands PORT (a, b, C: IN STD_LOGIC; y OUT STD_LOGICE END and3- ARCHITECTURE and3 1 OF and3 s BEGIN y <=a AND b AND c) END and3_1

方法一：布尔表达式 LIBRARY IEEE; USE IEEE.STD_LOG1C_1164.ALL; ENTITY and3 IS PORT (a, b, c : IN STD_LOGIC; y : OUT STD_LOGIC); END and3; ARCHITECTURE and3_1 OF and3 IS BEGIN y <= (a AND b AND c) ; END and3_1;

方法二:逻辑真值描述 LBRARY=日 USE IEEE STD_LOGIC_-1164ALLi ENTITY and3 S PORT (a, b, C: IN STD_LOGIC; y OUT STD_LOGIC); END and35 ARCHTECTURE and32 OF ands BEGIN t4: PROCESS (a, b, c) VARIABLE comb:STD_LOGIC_VECTOR(2 DOWNTO O)B BEGIN combe=a &b

方法二：逻辑真值描述 LIBRARY IEEE; USE IEEE STD_LOGIC_1164.ALL; ENTITY and3 IS PORT (a，b，c : IN STD_LOGIC; y : OUT STD_LOGIC); END and3; ARCHITECTURE and3_2 OF and3 IS BEGIN t4: PROCESS (a，b，c) VARIABLE comb:STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN comb := a & b & c;

CASE comb s WHEN“000”〓 y≤=0 WEN“004=>y≤=07 wEN“o10s>y≤=0 MEN“01s>y≤=0 wEN“100=>y≤=0 MEN“101”s>y≤=0 WEN“110=>yyy≤=x END CASE END PROCESSE END and3_2

CASE comb IS WHEN “000” => y y y y y y y y y <=‘X’; END CASE; END PROCESS; END and3_2;

编码译码器设计 三八译码器 优先级编码器

编码译码器设计 • 三八译码器 • 优先级编码器

优先级编码器 第一步:端口?实体设计…… input input1 yO input2 input y1 input4 inputs y2 inputs input

优先级编码器 • 第一步：端口？实体设计…… input0 input1 input2 input3 input4 input5 input6 input7 y0 y2 y1 74LS148