湖南计算机高等专科学校：《数字电子技术》课程教学资源（PPT课件）第3章 时序逻辑电路

3章时序逻辑电路 学习要点 触发器的逻辑功能及使用 时序电路的分析方法和设计方法 计数器、寄存器等中规模集成电路的逻 辑功能和使用方法

第3章 时序逻辑电路 学习要点： •触发器的逻辑功能及使用 •时序电路的分析方法和设计方法 •计数器、寄存器等中规模集成电路的逻 辑功能和使用方法

第3章时序遇辑电路 31触发器 32时序逻辑电路的分析与设计方法 33计数器 34寄存器 35顺序脉冲发生器 36随机存取存储器(ROM) 退出

第3章 时序逻辑电路 3.1 触发器 3.2 时序逻辑电路的分析与设计方法 3.3 计数器 3.4 寄存器 3.5 顺序脉冲发生器 3.6 随机存取存储器(ROM) 退出

3.1触发器 3.11基本RS触发器 312同步触发器 313主从触发器 31.4边沿触发器 31.5不同类型触发器间的转换 退出

3.1 触发器 3.1.1 基本RS触发器 3.1.2 同步触发器 3.1.3 主从触发器 退出 3.1.4 边沿触发器 3.1.5 不同类型触发器间的转换

触发器是构成时序逻辑电路的基本逻辑部件 它有两个稳定的状态:0状态和1状态; 在不同的输入情况下,它可以被置成0状 态或1状态 当输入信号消失后,所置成的状态能够保 持不变。 所以,触发器可以记忆1位二值信号。根据逻 辑功能的不同,触发器可以分为RS触发器 D触发器、JK触发器、T和T'触发器;按照结 构形式的不同,又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器

触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状 态或1状态； 当输入信号消失后，所置成的状态能够保 持不变。 所以，触发器可以记忆1位二值信号。根据逻 辑功能的不同，触发器可以分为RS触发器、 D触发器、JK触发器、T和T´触发器；按照结 构形式的不同，又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器

311基本RS触发器 信号输出端,Q=0、Q=1的状态称0 状态,Q=1、Q=0的状态称1状态, 电路组成和逻辑符 R R R 逻辑图一 (b)逻辑符号 信号输入端,低电平有效

3.1.1 基本RS触发器 电 路 组 成 和 逻 辑 符 号 S R Q Q S R Q Q (a) 逻辑图 (b) 逻辑符号 & & S R 信号输入端，低电平有效。 信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态

工作原理 0 R S 0 & & 0 R ①R=0、S=1时:由于R=0,不论原来Q为0还是1,都有Q=1; 再由S=1、Q=1可得Q=0。即不论触发器原来处于什么状态都 将变成0状态,这种情况称将触发器置0或复位。R端称为触发 器的置0端或复位端

S R Q Q & & 工作原理 R S Q 1 0 0 1 1 0 0 ①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成0状态，这种情况称将触发器置0或复位。R端称为触发 器的置0端或复位端

Q 0 Q R S 0 & & 0 0 R ②R=1、S=0时:由于S=0,不论原来Q为0还是1,都有Q=1 再由R=1、Q=1可得Q=0。即不论触发器原来处于什么状态都 将变成1状态,这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端

S R Q Q & & 0 1 1 0 R S Q 1 0 0 ②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。 0 1 1

Q 0 Q R S011 0 & & 0 不变 R ③R=1、S=1时:根据与非门的逻辑功能不难推知,触发器保 持原有状态不变,即原来的状态被触发器存储起来,这体现了 触发器具有记忆能力

S R Q Q & & 1 1 1 0 ③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。 R S Q 1 0 0 0 1 1 1 1 不变 0 1

回?回R S01 0 & & 0 不变 0/S 0\R 0 0 不定 ④R=0、S=0时:Q=Q=1,不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等,在两输入端的0同时撤除 后,将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况,这就是基本RS触发器的约東条件

S R Q Q & & 0 0 1 1 R S Q 1 0 0 0 1 1 1 1 不变 0 0 不定 ？ ④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时撤除 后，将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况，这就是基本RS触发器的约束条件

特性表(真值表) R n+1 功能 态,也就是触发器原来的稳定状态 现态‘触发器接收输入信号之前的状 0000 不不 用用 不允许 的新的稳定状态 010 00 置0 1111 10 置 次态‘触发器接收输入信号之后所处一 保持

R S n Q n + 1 Q 功能 0 0 0 0 0 1 不用 不用 不允许 0 1 0 0 1 1 00 0 1 = n + Q 置 0 1 0 0 1 0 1 11 1 1 = n + Q 置 1 1 1 0 1 1 1 01 n n Q = Q + 1 保持 特性表（真值表） 现态：触发器接收输入信号之前的状 态，也就是触发器原来的稳定状态。 次态：触发器接收输入信号之后所处 的新的稳定状态