《计算机体系结构》 第五章 存储层次

篑 第五章存储层次 佛51存储器的层次结构 511从单级存储器到多级存储器 1.从用户的角度来看,存情器的三个主要指标是: 狗 容量,速度,价格(每位价格)

5.1.1 从单级存储器到多级存储器 1. 从用户的角度来看，存储器的三个主要指标是： 容量，速度，价格(每位价格) 5.1 存储器的层次结构 第五章 存储层次

2.人们对这三个指标的期望 存储器 容量=? 速度=? 价格=? 容量 速度CPU速度 价格其它部件价格

2. 人们对这三个指标的期望:

3.这三个指标相互矛盾: 容量、速度、价格相互矛盾 综合考虑不同的存储器实现技术,我们发现: 速度价格 容量价格 容量速度

3. 这三个指标相互矛盾:

|4解决方法 采用多种存储器技术,构成存储层次: 体 多级存储层次 狗 CPU M1 M2 M3 M

4. 解决方法 采用多种存储器技术，构成存储层次:

存储层次 CPU 寄存器 速度容量价格 .高最小最高 CACHE 主存 盘 CACHE 盘 带 光盘 最低最大最低

程序局部性原理 访问频率 逻辑地址空间

5.1.2存储层次的性能参数 C,S, TA 设:S一容量 TA一访问时间 C一每位价格 下面仅考虑由M1和M2构成的两级存储层次: M1的参数:S1,TA1,C1 M2的参数:S2,TA2,C2 1.每位价格CC= x8s Cs 如果S1<<S2,C≈C2

5.1.2 存储层次的性能参数 C，S，TA 设： S ── 容量 TA ── 访问时间 C ── 每位价格 下面仅考虑由M1和M2构成的两级存储层次： M1的参数：S1，TA1，C1 M2的参数：S2，TA2，C2 1. 每位价格C C＝ ───── 如果 S1<< S2，C  C2 C1S1＋ C2SS21＋ S2

2.命中率H和失效率F 命中率H:cPU访问存储系统时,在M1中找到所 需信息的概率。 H=M1/(1+M2) M一访问M的次数 2一访问M2的次数 失效率F:CPU访问存储系统时,在M1中找不到 所需信息的概率 F=1-H

2. 命中率 H 和失效率 F 命中率 H ：CPU访问存储系统时，在M1中找到所 需信息的概率。 H＝N1/(N1＋N2 ) N1 ── 访问M1的次数 N2 ── 访问M2的次数 失效率F ： CPU访问存储系统时，在M1中找不到 所需信息的概率。 F＝1－H

3.平均访问时间7A 平均访问时间TA M2 M CPU 概率 访问时间 第一种情况:命中 H TAl 第二种情况:不命中 1-H TA1+ TM 对大部分系统:TM=7A2+7B

3. 平均访问时间 TA 对大部分系统： TM＝TA2＋TB

由于 为。A=Hx7x+(1-H)(a+Tn) 7=74x+(1-H)TM 或 TA= TAI+ FTM A 命中时间 7M—失效开销

由于 TA＝ H TA1＋(1－H )(TA1+TM ) 于是 TA＝TA1＋(1－H )TM 或 TA＝TA1＋FTM TA1 ── 命中时间 TM ── 失效开销