《数字电子技术基础》课程教学资源（试卷习题）期中试卷A卷

数字电路期中考试试卷A卷 、填空(每题2分,共16分) 1.如图1所示,A=0时,Y ;A=1,B=0时,Y= 2.Y=AB+AC,Y的最简与或式为 3.TTL门电路输出高电平为 V,阈值电压为_V 4.如图2所示为TI的TSL门电路,EN=0时,Y为 EN=1时 5.触发器按逻辑功能可分为RSF、JKF、、和DF 6.四位二进制减法计数器的初始状态为0011,四个CP脉冲后它的状态 7.数字系统按组成方式可分为、 两种 8.组合逻辑电路产生竞争冒险的内因是 A 图2 二、选择题(每题2分,共24分) 1.逻辑函数F=AG(AB) C.A田 D.A④B 2.一个16选一的数据选择器,其地址输入(选择控制输入)端 有个 D.16

数字电路期中考试试卷 A 卷 一、填空（每题 2 分，共 16 分） 1. 如图 1 所示，A=0 时，Y= ；A=1，B=0 时，Y= ； 2. Y = AB + AC ，Y 的最简与或式为 ； 3. TTL 门电路输出高电平为 V，阈值电压为 V； 4. 如图 2 所示为 TTL 的 TSL 门电路，EN=0 时，Y 为 ，EN=1 时， Y= ； 5. 触发器按逻辑功能可分为 RSF、JKF、 、 和 DF； 6. 四位二进制减法计数器的初始状态为 0011，四个 CP 脉冲后它的状态 为 ； 7. 数字系统按组成方式可分为 、 两种； 8. 组合逻辑电路产生竞争冒险的内因是 ； 二、选择题（每题 2 分，共 24 分） 1.逻辑函数 F= A(AB) = 。 A. B B. A C. A B D. A B 2.一 个 1 6 选一的数据选择器，其地址输入（选择控制输入）端 有 个 。 A.1 B . 2 C .4 D .1 6

3.用三线-八线译码器74LS138实现原码输出的8路数据分配器, A. ST=l, STB=D, STC =0 B. ST=l, STB=D, ST=D C. STA=l, STB=0, STC =D D. ST=D, STB=0, ST=0 4.四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai 之间的逻辑表达式为Y A. A1AoXo+A1AoX,+,Aox2 +A,AoX3 B. A1 AoXo AJAo 5.在下列触发器中,有约束条件的是 A.主从JKF/FB.主从DF/F C.同步RSF/F D 边沿DF/F 6.对于T触发器,若原态Qn=1,欲使新态Qn+1=1,应使输入 B.1 C. Q 7.为实现将JK触发器转换为D触发器,应使 AJ=D, K=D B. K=D, J CJ=K=DDJ=K=D 8位移位寄存器,串行输入时经_个脉冲后,8位数码全部 移入寄存器中。 9.若用JK触发器来实现特性方程为Q=AQ+AB,则JK端的方程 为 AJ=AB, K=A+BBJ=AB, K=AB J=A+B, K=AB DJ=AB, 10.在何种输入情况下,“或非”运算的结果是逻辑0。 A.全部输入是0B.全部输入是1C.任一输入为0,其他输入为1D. 任一输入为1,其他输入为0。 11.若要设计一个脉冲序列为1101001110的序列脉冲发生器, 应选用个触发器 12.对于JK触发器,若J=K,则可完成_触发器的逻辑功能。 A RS

3．用 三 线 -八线译码器 74LS138 实现原码输出的 8 路数据分配器， 应 。 A . STA = 1， B ST = D， STC = 0 B. STA = 1， B ST = D， STC = D C . STA = 1， B ST = 0， STC = D D. STA = D， B ST = 0， STC = 0 4．四选一数据选择器的数据输出 Y 与数据输入 Xi 和地址码 Ai 之间的逻辑表达式为 Y = 。 A . A1A0X0 + A1A0X1 + A1A0X2 + A1A0X3 B . A1A0X0 C . A1A0X1 D . A1A0X3 5．在下列触发器中，有约束条件的是 。 A.主 从 J K F / F B .主 从 D F / F C .同 步 RS F/F D. 边 沿 D F/F 6．对于 T 触发器，若原态 Q n = 1，欲使新态 Q n + 1 = 1，应使输入 T = 。 A . 0 B. 1 C . Q D . Q 7．为实现将 J K 触发器转换为 D 触发器，应使 。 A.J=D,K= D B. K=D,J= D C.J=K=D D.J=K= D 8． 8 位 移 位 寄 存 器 ， 串 行 输 入 时 经 个脉冲后， 8 位数码全部 移入寄存器中。 A .1 B. 2 C. 4 D .8 9.若 用 J K 触发器来实现特性方程为 Q AQ AB n 1 n = + + ，则 J K 端的方程 为 。 A .J=AB，K = A + B B. J=AB，K = AB C .J = A + B ，K = A B D .J = AB ， K=AB 1 0． 在 何 种 输 入 情 况 下 ，“ 或 非 ” 运 算 的 结 果 是 逻 辑 0。 。 A．全部输入是 0 B.全部输入是 1 C.任一输入为 0，其他输入为 1 D. 任一输入为 1，其他输入为 0。 1 1．若要设计一个脉冲序列为 1101001110 的序列脉冲发生器， 应选用 个触发器。 A .2 B . 3 C.4 D. 1 0 1 2．对 于 J K 触 发 器 ，若 J=K，则 可 完 成 触发器的逻辑功能。 A . R S B . D C . T D . Tˊ

三、求F的最简“与非”表达式(每小题7分,共14分) 1.试简化函数F=AC+AD+BD+BC(用代数法) RAB,C,D=A·B·D+B+ABD+BCD 2.约束条件AB=0 (用卡诺图法) 四、写出下列各图中的输出逻辑表达式并化为最简与或式 (G1、G2为OC门,TG1、TG2为CMOS传输门)(每小题5分,共10分) +Vcc TG1 G2 TG1 C 10K 图1a 图1b 五、试分析如图3所示的组合逻辑电路。(每小题4分,共16分) 1.写出输出逻辑表达式; 2.化为最简与或式 3.列出真值表; 4.说明逻辑功能 图3 六、由同步十进制加法计数器74LS160构成一数字系统如图所示,假设计数器 的 初态为0,测得组合逻辑电路的真值表如下所示: (每小题5分,共20分)

三、求 F 的最简“与非”表达式（每小题 7 分，共 14 分） 1．试简化函数 （用代数法） 2． （用卡诺图法） 四、写出下列各图中的输出逻辑表达式,并化为最简与或式； (G1、G2 为 OC 门,TG1、TG2 为 CMOS 传输门) (每小题 5 分，共 10 分) 五、试分析如图 3 所示的组合逻辑电路。(每小题 4 分，共 16 分) 1. 写出输出逻辑表达式； 2. 化为最简与或式； 3. 列出真值表； 4. 说明逻辑功能。 六、由同步十进制加法计数器 74LS160 构成一数字系统如图所示，假设计数器 的 初态为 0,测得组合逻辑电路的真值表如下所示： (每小题 5 分，共 20 分)

真值表 A B CZ 0010 0100 1000 1010 CP 1101 Rd DO D1 D2 D3 LD 画出74LS160的状态转换图 画出整个数字系统的时序图 囗囗囗 3.如果用同步四位二进制加法计数器74LS161代替74LS160,试画出其电路 图(要求采用置数法); 4.试用一片二进制译码器74LS138辅助与非门实现该组合逻辑电路功能

1. 画出 74LS160 的状态转换图； 2. 画出整个数字系统的时序图； 3. 如果用同步四位二进制加法计数器 74LS161 代替 74LS160,试画出其电路 图（要求采用置数法）； 4. 试用一片二进制译码器 74LS138 辅助与非门实现该组合逻辑电路功能