电子科技大学：数据选择和译码显示（实验PPT讲稿）

University of Electronic Science and Technology of china 实验五 数据选择和译码显示-1

实验五 数据选择和译码显示 -1

内容纲要 1.实验目的 ● 2.实验原理 3.实验内容 国● 4.实验要求 4d簪

内容纲要 1.实验目的 2. 实验原理 3. 实验内容 4. 实验要求

1、实验目的 复习数字集成电路中数据选择器、译码器等的逻辑功能。 了解LE数码管动态显示原理。 掌握数据选择和译码显示的综合应用 4d簪

•复习数字集成电路中数据选择器、译码器等的逻辑功能。 •了解LED数码管动态显示原理。 •掌握数据选择和译码显示的综合应用。 1、实验目的

2、实验原理 74LS153逻辑功能表 Vec 2S Ao 2D3 2D2 2D1 2D02Y 输入 输出 161514131211109 SD 0 Y 7业LS153 1× 2345678 0|D 0 IS A11D3 1D2 1D1 1D01Y GND A×0011 A×0101 DDDD

输 入 输出 S D A0 A1 Y 1 × × × 0 0 D0 0 0 D0 0 D1 0 1 D1 0 D2 1 0 D2 0 D3 1 1 D3 74LS153逻辑功能表 2、实验原理

2、实验原理 显示译码器 显示译码器主要用来驱动各种显示器件, 将二进制代码表示的数字、文字、符号“翻 译”成人们习惯的形式,直观地显示出来。 BCD码:用4位二进制数0000-1001分别 代表十进制数0-9,称为二一十进制数,又 称BCD码。 七段显示译码器,它的输入是8421BCD码, 输出是由a、b、c、d、e、f、g构成的一种代 码,称为七段显示码。 4d簪

•显示译码器 显示译码器主要用来驱动各种显示器件， 将二进制代码表示的数字、文字、符号“翻 译”成人们习惯的形式，直观地显示出来。 BCD码：用4位二进制数0000---1001分别 代表十进制数0--9，称为二--十进制数，又 称BCD码。 七段显示译码器，它的输入是8421BCD码， 输出是由a、b、c、d、e、f、g构成的一种代 码，称为七段显示码。 2、实验原理

2、实验原理 根据字形的需要,确定a、b、C、d、e、f、g各 段应加的电平,就能得到两种代码对应的编码表。 发光段 gf端ab 日已「彐| BCD码000000100100011 发光段代码/2。bc abd abc bc b 发光段 BCD码010101100111001001 ed金c a cde al abc 发光段代码铝 bc defg 实现将00转换为11110 abcdefg)的元件为显示译码器 d簪

根据字形的需要，确定a、b、c、d、e、f、g各 段应加的电平，就能得到两种代码对应的编码表。 实现将0000 转换为1111110（a b c d e f g ）的元件为显示译码器 2、实验原理

2、实验原理 工T:试灯。当BI=1,LT=0CD451是一个用于驱动共阴LB显示器的 时,七段均发亮,显示“8”BCn一七段码译码器,其引脚路如下图 BI:灭零。当BI=0时,七 输出 段数码管均处于熄灭状态 f g a b c d e LE:琐存端。当LE=0 DD 161514131211109 时,允许译码输出。 DCBA:输入二进制码。 CD4511 abcdefg:各笔划段控制 123 5678 端,输出高电平时点亮相 SS A1 A2 LT BI LE A3 A4 应的笔划段,需配共阴极 输入试灯灭灯使能輪入 数码管。 4d簪

CD4511是一个用于驱动共阴LED显示器的 BCD码—七段码译码器,其引脚路如下图: LT：试灯。当BI=1，LT=0 时，七段均发亮，显示“8” BI：灭零。当BI=0 时，七 段数码管均处于熄灭状态。 LE：琐存端。当LE=0 时，允许译码输出。 DCBA：输入二进制码。 abcdefg：各笔划段控制 端，输出高电平时点亮相 应的笔划段，需配共阴极 数码管。 2、实验原理

2、实验原理 变量译码器 把输入二进制代码的状态翻译成对应的输出信 号,即译码器输出表示输入变量的状态。变量译码 器可做数据分配器。下图为双2-4线译码器74LS139 的引脚图 Vcc 2G 2A 2B 2Y0 2Y1 2Y2 2Y3 A、B:地址输入端 G:使能端(选通端)61514131211109 G为低时允许译码。 74Ls139 Y:译码输出端 2了456T8 1G 1A 1B 1Y0 1Y1 172 173 GND 4d簪

•变量译码器 把输入二进制代码的状态翻译成对应的输出信 号，即译码器输出表示输入变量的状态。变量译码 器可做数据分配器。下图为双2-4线译码器74LS139 的引脚图. A、B：地址输入端 G：使能端（选通端） G为低时允许译码。 Y：译码输出端 2、实验原理

2、实验原理 74LS139的逻辑功能表 Vcc 2G 2A 2B 2Yo 271 212 2Y3 输入 输出 161514131211109 使能|选择 74LS139 12了45678 00 1G 1A 1B 1Y0 151 172 173 GND G10000 BX0011 11011 0110|1 11|0 4d簪

输 入 输 出 使 能 选 择 G B A Y0 Y1 Y2 Y3 1 × × 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 74LS139的逻辑功能表 2、实验原理

2、实验原理 °同步计数器 74LS161是最常用的四位二进制同步计数器。该计数器能同 步并行预置数据,异步清零,具有清零、置数、计数和保持四种 功能,且具有进位信号输出,可串接计数使用 Cr:清零信号端 LD:置数信号端 VcC QCc DA OB QC QD S2 LD S1S2:使能控制端 ABCD:数据输入端 161514 211109 QAQQ0:数据输 74LS161 出端 Qcc:进位输出端 CrcP A b c d s1 GND 4d簪

•同步计数器 74LS161是最常用的四位二进制同步计数器。该计数器能同 步并行预置数据，异步清零，具有清零、置数、计数和保持四种 功能，且具有进位信号输出，可串接计数使用。 Cr：清零信号端 LD：置数信号端 S1 S2 ：使能控制端 ABCD：数据输入端 QA QB QC QD：数据输 出端 Qcc：进位输出端 2、实验原理