《数字逻辑与数字系统》课程教学资源（PPT课件讲稿）第七章 可编程逻辑器件PLD

第七章可编程逻辑器件PLD 7.1 PLD概述 ●711PLD的电路结构及分类 数字逻辑与数字条统 712PLD的编程工艺及描述的逻辑规则和符号 713PLD的设计过程及主要优点 7.2 只读存储器 ●72.1ROM的内部结构 722用ROM实现组合逻辑设计 ●723常用的 LSI ROM器件 ●73可编程逻辑阵列 7.4 可编程阵列逻辑 741组合PAL器件 742时序PA器件 7.5 通用逻辑阵列概述 ●75.1GAL器件的主要特点 752GAL器件的基本机构 753GAL器件的命名及分类 7.6硬件描述语言

7.1 PLD 概述 7.1.1 PLD 的电路结构及分类 7.1.2 PLD 的编程工艺及描述的逻辑规则和符号 7.1.3 PLD 的设计过程及主要优点 7.2 只读存储器 7.2.1 ROM 的内部结构 7.2.2 用ROM 实现组合逻辑设计 7.2.3 常用的LSI ROM器件 7.3 可编程逻辑阵列 7.4 可编程阵列逻辑 7.4.1 组合PAL器件 7.4.2 时序PAL器件 7.5 通用逻辑阵列概述 7.5.1 GAL器件的主要特点 7.5.2 GAL器件的基本机构 7.5.3 GAL器件的命名及分类 7.6 硬件描述语言 第七章 可编程逻辑器件 PLD

71PLD( Programmable logic device)概述 PLD:可编程逻辑器件。 用户可以用开发工具按照自己的功能设计要求, 对芯片功能进行编程的大规模集成电路器件 优势: 简化设计过程、 降低系统的体积和成本, 提高系统可靠性的需求 数逻辑与教系统 PLD器件的发展历史: 最早是4、5篇晶体管-晶体管逻辑电路集成到一片上去 ·可擦可编程只读存储器 EPROM、 电可擦除可编程只读存储器 EEPROM 静态随机存取存储器SRAM 可以完成简单的逻辑功能,用于小型的逻辑实现

7.1 PLD (Programmable Logic Device)概述 PLD ：可编程逻辑器件。 PLD器件的发展历史： 最早是4、5篇晶体管-晶体管逻辑电路集成到一片上去 • 可擦可编程只读存储器EPROM、 • 电可擦除可编程只读存储器EEPROM。 • 静态随机存取存储器SRAM 可以完成简单的逻辑功能，用于小型的逻辑实现。 用户可以用开发工具按照自己的功能设计要求， 对芯片功能进行编程的大规模集成电路器件 优势： 简化设计过程、 降低系统的体积和成本， 提高系统可靠性的需求

71PLD( Programmable logic device概述 PLD器件的发展历史: 可编程阵列逻辑PAL 通用阵列逻辑GAL 结构仍简单,用于实现规模较小的逻辑,具有价格、速度等 方面的优势。 复杂可编程阵列逻辑器件CPLD 现场可编程门阵列FGA 数逻辑与教系统 结构复杂,用于实现较大规模的逻辑电路

7.1 PLD (Programmable Logic Device)概述 PLD器件的发展历史： • 可编程阵列逻辑PAL • 通用阵列逻辑GAL 结构仍简单，用于实现规模较小的逻辑，具有价格、速度等 方面的优势。 • 复杂可编程阵列逻辑器件CPLD • 现场可编程门阵列FPGA。 结构复杂，用于实现较大规模的逻辑电路

71PLD( Programmable logic device)概述 71PLD的电路结构及分类 PLD的内部包含很多结构相同的单元 与阵列 m个乘积项 或阵列 数逻辑与教系统 b-1 n-1 b个输出 n个输入 通过这些单元进行编程可完成“任意的”逻辑功能 功能强弱取决于片内单元的数目和阵列的大小 相同面积上,PLD可实现大于逻辑门实现的功能

7.1 PLD (Programmable Logic Device)概述 7.1.1 PLD的电路结构及分类 PLD 的内部包含很多结构相同的单元 • • • m个乘积项 P0 Pm-1 • • • 与阵列 或阵列 I0 In-1 • • • n 个输入 O0 Ob-1 b 个输出 • • • • 通过这些单元进行编程可完成“任意的”逻辑功能； • 功能强弱取决于片内单元的数目和阵列的大小； • 相同面积上，PLD可实现大于逻辑门实现的功能

71PLD( Programmable logic device概述 PLD的电路结构 与阵列 m个乘积项 或阵列 互补输入 或项输出 数逻辑与教系统 输入电路 输出电路 丿b-1 n个输入 b个输出 淡化变量代数形式

7.1 PLD (Programmable Logic Device)概述 PLD 的电路结构 • • • m个乘积项 P0 Pm-1 • • • 与阵列 • • • n 个输入 I0 互补输入 In-1 输入电路 或阵列 O0 Ob-1 b 个输出 • • • 或项输出 输出电路 淡化变量代数形式

71PLD( Programmable logic device概述 PLD的电路结构 输入 互补输入 与项 或项 输出 输入电路 与阵列 或阵列 输出电路 反馈输入 数逻辑与教系统 组合PLD 是否包含寄存器 时序PLD PLD的分类 只读存储器(ROM) 内部结构及编程方式/可编程逻辑阵列(PLA) 可编程阵列逻辑(PAL) 通用逻辑阵列(GAL)

7.1 PLD (Programmable Logic Device)概述 PLD 的电路结构 与项 与 阵 列 输入 互补输入 或 阵 列 输出 输 出 电 路 或项 输 入 电 路 反馈输入 PLD的分类 是否包含寄存器 组合PLD 时序PLD 内部结构及编程方式 只读存储器（ROM） 可编程逻辑阵列（PLA） 可编程阵列逻辑（PAL） 通用逻辑阵列（GAL）

712PLD的编程工艺及描述的逻辑规则和符号 一、PLD的编程工艺 1掩膜可编程PLD: mask PlD 对编程点进行连接或者不连接的处理,功能不可改,成本过高因此 适于大量制造 2现场可编程PLD: PPLD(可编程PID) 数逻辑与教系统 连接点同置为1,用户根据功能,电击毁方式烧断预制接点,一次 性编程 EPPLD(可擦除可编程PLD) 每个编程点可保持很久,用紫外线照射可擦出编程点 EEPPLD(EPLD,电可擦除可编程PLD) 用电擦出编程点

7.1.2 PLD 的编程工艺及描述的逻辑规则和符号 一、PLD 的编程工艺 1.掩膜可编程PLD：mask PLD 对编程点进行连接或者不连接的处理，功能不可改，成本过高因此 适于大量制造 2.现场可编程PLD： PPLD (可编程PLD) 连接点同置为1，用户根据功能，电击毁方式烧断预制接点，一次 性编程。 EPPLD (可擦除可编程PLD) 每个编程点可保持很久，用紫外线照射可擦出编程点。 EEPPLD (E2PPLD， 电可擦除可编程PLD) 用电擦出编程点

二、PLD的描述规则和符号 (1)输入缓冲器 每一个PLD输入变量应同时向内部电路提供原、反两种形 式的变量,而且为了减少驱动该输入引脚的点流量,必须才用 输入缓冲器 A BC A 001 110 数逻辑与教系统 逻辑图 真值表

二、PLD 的描述规则和符号 ⑴ 输入缓冲器 Ａ Ｂ Ｃ A B C 0 0 1 1 1 0 每一个PLD输入变量应同时向内部电路提供原、反两种形 式的变量，而且为了减少驱动该输入引脚的点流量，必须才用 输入缓冲器。 逻辑图 真值表

二、PLD的描述规则和符号 (2)PLD编程点的连结方法 固定连接 编程连接 不连接 3)与门的表示 ABCD 数逻辑与教系统 A BCD 分立元件 PLD结构 (4)或门的表示 B ABCD 分立元件 PLD结构

⑵ PLD 编程点的连结方法 ⑶ 与门的表示 固定连接 编程连接 不连接 × D A B C F A B C D F 分立元件 PLD 结构 ⑷ 或门的表示 F 分立元件 PLD 结构 A B C D F D A B C 二、PLD 的描述规则和符号

二、PLD的描述规则和符号 (5)与门的缺省状态 当一个输入缓冲器的互补输出同时接到某一个单独乘积项 时,该乘积项的输出总为0。如图中D: D=AA·B·B=0 这种状态称为与门的缺省状态。可用乘积项E的符号表示。 A BDEF A B 00001 010 )0 数逻辑与教系统 10001 米米米 □D 11001 E 输出F与任何输入项无相连, F总是“浮动”到逻辑“1”(恒1输 出),导致与门关闭

⑸ 与门的缺省状态 当一个输入缓冲器的互补输出同时接到某一个单独乘积项 时，该乘积项的输出总为０。如图中Ｄ： D = A•A • B • B = 0 这种状态称为与门的缺省状态。可用乘积项Ｅ的符号表示。 Ａ Ｂ Ｄ Ｅ Ｆ A B D E F 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 1 输出F与任何输入项无相连， 总是“浮动”到逻辑“1”（恒1输 出），导致与门关闭。 二、PLD 的描述规则和符号