清华大学：数字逻辑_门(gate)电路

22门(Gate)电路 构成数字逻辑电路的基本元件 门电路的逻辑功能 典型与非门电路结构 ■与非门电路的外特性与级连 ■集电极开路(Oc)与非门 ■三态门 重点:门电路的外特性与级连的相互影响

2.2 门 (Gate)电路 构成数字逻辑电路的基本元件 ◼ 门电路的逻辑功能 ◼ 典型与非门电路结构 ◼ 与非门电路的外特性与级连 ◼ 集电极开路（OC）与非门 ◼ 三态门 重点：门电路的外特性与级连的相互影响

复习 会定性分析典型“与非门”电路原理 输出为高电平时,T3,T4工作,电流LoH从 T4流出(向外流),驱动外电路 输出为低电平时,T5工作,电流IoL流入Ts (向里流),从外电路吸收电流。 “1”输出与“0y输出交替工作,称“推拉方式”。 从输入端看,输入低电平时流出电流IL, 输入高电平时流入漏电流工 oL>了 oh IT>工 H

复习 会定性分析典型“与非门” 电路原理 输出为高电平时，T3，T4 工作，电流IOH从 T4 流出(向外流)，驱动外电路。 输出为低电平时，T5 工作，电流IOL流入T5 (向里流)，从外电路吸收电流。 “1”输出与“0”输出交替工作，称“推拉方式” 。 从输入端看，输入低电平时流出电流IIL， 输入高电平时流入漏电流IIH。 IOL > IOH ，IIL > IIH

门电路级联:前一个器件的输出就是后一个器 件的输入,后一个是前一个的负载,两者要相互影响 OH IH OL:

门电路级联：前一个器件的输出就是后一个器 件的输入，后一个是前一个的负载，两者要相互影响。 OH I IH I “1” IL I OL I “0” “1” “0

0

“ 1 ” “ 0

态电路( Tri-State circuit 功能表 AB AB AB F G 00 X10 Z01 特点:高阻态时的电流工z,I很小 正常态的“1”输出电流比普通与非门大很 多 因此,很适合驱动总线电路

三态电路 (Tri-State Circuit) A B G G 功能表 0 0 1 0 1 0 1 X Z A A• B F B G 特点：高阻态时的电流IOZ，IIZ很小 正常态的“1”输出电流比普通与非门大很 多 因此，很适合驱动总线电路

门电路外特性对比 七+F il H OL OH H 普通门 1.6mA 40uA 16mA 0.4mA 3.6V03V 正常态16mA40uA16mA65mA36V0.3V 三态门 Z态40μA40μA40μA40uA5V1.5V0V OZ

门电路外特性对比 IIL IIH IOL IOH VH VL 普通门 1.6mA 40μA 16mA 0.4mA 3.6V 0.3V 三态门 正常态 1.6mA 40μA 16mA 6.5mA 3.6V 0.3V Z态 40μA 40μA 40μA 40μA 5V 1.5V 0V I IZ IOZ

三态门控制的总线 615 总线为”1 BUS 0 4,v0 03 03 03 总线为”0 BUS 03 0 0

三态门控制的总线 BUS “0” “1” “1” “0” “0” “0” IOH IOZ IOZ I IH I IH I IH “1” “0” “1” “0” “1” “1” “0” “0” “1” IOL IOZ IOZ I IL I IL I IZ “0” “1” “0” BUS 总线为”1” 态 总线为”0” 态

三态双向总线驱动器 又称收发器( Transceiver) IDI IDB IDO 欢向总线 DO DB 4DI 4DB 4DO E

三态双向总线驱动器 又称收发器（Transceiver）

23常用的中规模组合逻辑电路 译码器 ■数据选择器 ■运算器(算数逻辑单元ALU

2.3 常用的中规模组合逻辑电路 ◼ 译码器 ◼ 数据选择器 ◼ 运算器（算数逻辑单元 ALU）

译码器( Decoder 什么是译码器?有什么功能?有什么应用? 最典型的例子:存储器的地址译码。 N位输入,凼N个输出。对应2N个某一个组合, 只能有一个输出为“1” 地址线有10位,可以表示210=1K个地址; 32位地址可以表示4G地址 16M存储器需要24位地址。 应用译码器的其他实例?

译码器 (Decoder) 什么是译码器？有什么功能？有什么应用？ 最典型的例子：存储器的地址译码。 N位输入，2N个输出。对应2N个某一个组合， 只能有一个输出为“1” 。 地址线有10位，可以表示210＝1K个地址； 32位地址可以表示4G地址； 16M存储器需要24位地址。 应用译码器的其他实例？ Y0 Y1 Y2 Y3 A B