清华大学：数字逻辑_常用的中规模组合逻辑电路

23常用的中规模组合逻辑电路 231译码器 232数据选择器 233编码器 234数据比较器 235运算器(算数逻辑单元ALU) 236奇偶校验器

2.3 常用的中规模组合逻辑电路 2.3.1 译码器 2.3.2 数据选择器 2.3.3 编码器 2.3.4 数据比较器 2.3.5 运算器（算数逻辑单元 ALU） 2.3.6 奇偶校验器

组合逻辑电路的分析,通过习题练习 分析:已知电路图,求逻辑功能 设计:已知逻辑功能,画电路图 中间步骤:功能表,表达式一定不可少 本章习题 43474124.15418419420426 这些作业与上次门电路作业一起,下周交 今天下午答疑:2:30-5:008区4楼找巴老师

组合逻辑电路的分析，通过习题练习 分析：已知电路图，求逻辑功能 设计：已知逻辑功能，画电路图 中间步骤：功能表，表达式一定不可少 本章习题 4.3,4.7,4.12,4.15,4.18,4.19,4.20,4.26 这些作业与上次门电路作业一起，下周交 今天下午答疑：2:30－5:00,8区4楼找巴老师

复习:译码器与数据选择器 A BY 0 000111 0 01 0 101 11101 0101 Y—DDDD 111 0 AB Y=SoS,Do+SoSD+SoS,D2+SoS,D3 A Y= AB DD,D B Y= AB Y=AB

复习：译码器与数据选择器 S1 S0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 Y = S0 S1 D0 + S0 S1 D1 + S0 S1 D2 + S0 S1 D3 S1 S0 D3 D2 D1D0 Y 1 1 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 0 0 0 1 1 1 A B Y0 Y1 Y2 Y3        = = = = Y AB Y AB Y AB Y AB 3 2 1 0 Y0 Y1 Y2 Y3 A B

复习:译码器与数据选择器(续) ■都是与非,与或非逻辑的全组合 都可以有E控制端,用于扩展和选通 ■都可以实现逻辑函数(最小项的全组合) 扩展应用:译码器都要用E,选择器可以不 用E(扩展时要先画真值表,找规律) ■选择器的输出结构可以带有三态输出、OC 门输出等结构,因此选择器可以用于总线 发送器

复习：译码器与数据选择器（续） ◼ 都是与非，与或非逻辑的全组合 ◼ 都可以有E控制端，用于扩展和选通 ◼ 都可以实现逻辑函数（最小项的全组合） ◼ 扩展应用：译码器都要用E，选择器可以不 用E（扩展时要先画真值表，找规律） ◼ 选择器的输出结构可以带有三态输出、OC 门输出等结构，因此选择器可以用于总线 发送器

有使能端E的2-4译码器

有使能端E的2-4译码器

有使能端的双4选1数据选择器 (输出结构:W=Y) So 1C 1C2 1 1E 2E 1Y 1W 2Y 2W

有使能端的双4选1数据选择器 （输出结构：W＝Y）

E用作扩展(译码器) AB C D E A B A B E A B E o Y1 Y2 Y3 Yo Y1 Y2 Y3 Yo Y Y2 y Yo YYy 0 11 12 15 5片2-4译码器构成4-16译码器。第一层的一个译码 器用作选片。E=0时,CD=00时选中左边一片,译出 Y3;依此类推

E 用作扩展（译码器） 5片2－4译码器构成4－16译码器。第一层的一个译码 器用作选片。E=0时，C D＝00时选中左边一片，译出 Y0…Y3 ;依此类推

选择器扩展:用双4选1选择器 扩展成16选1选择器 16选1功能表 两种不同的扩展 方案,从功能表 00上分析,可以先 Y 1 101 选低两位,也可 1 以先选高两位。 000Ys 0 1 0 0 0 010 Y—YYY

选择器扩展:用双4选1选择器 扩展成16选1选择器 S3 S2 S1 S0 Y 0 0 0 0 Y0 0 1 Y1 1 0 Y2 1 1 Y3 0 1 0 0 Y4 0 1 Y5 1 0 Y6 1 1 Y7 1 0 0 0 Y8 0 1 Y9 1 0 Y10 1 1 Y11 1 1 0 0 Y12 0 1 Y13 1 0 Y14 1 1 Y15 16选1功能表 两种不同的扩展 方案，从功能表 上分析，可以先 选低两位，也可 以先选高两位

选择器扩展:用双4选选择器(无E 扩展成16选选择器(1) 两级选择结构 Do----D, D g-D1D12-D5 Do---D3 Do---D DI D----D D YD 逻辑结构:S1S控制第一层选择,S3S2控制第二层选择

选择器扩展：用双4选1选择器(无E) 扩展成16选1选择器(1) S0 S1 D0 D3 Y D0 D3 Y S0 S1 D0 D3 Y D0 D3 Y S0 S1 D0 D3 Y S1 S0 S3 S2 D0 D3 D4 D7 D8 D11D12 D15 逻辑结构：S1 S0控制第一层选择，S3 S2控制第二层选择。 D 两级选择结构

选择器扩展:用双4选选择器(无E 扩展成16选选择器(2) 两级选择结构 Do D DaD D D P110图4-31 逻辑结构:S3S2控制第一层选择,S1S控制第二层选择

选择器扩展：用双4选1选择器(无E) 扩展成16选1选择器(2) S0 S1 D0 D3 Y D0 D3 Y S0 S1 D0 D3 Y D0 D3 Y S0 S1 D0 D3 Y S3 S2 S1 S0 D0 D1 D2 D3 D P.110 图4-31 两级选择结构 逻辑结构：S3 S2控制第一层选择，S1 S0控制第二层选择