中国水利水电出版社：《数字逻辑电路》第6章 触发器（李中发）

数字逻辑电暗 李中发制作 中国水利水电出版社

数字逻辑电路 李中发 制作 中国水利水电出版社

第6章触发器 学习要点 ●理解触发器的概念及各种触发器的 工作原理。 ●理解触发器逻辑功能各种描述方法。 ●掌握各种触发器的逻辑功能。 ●了解各种不同逻辑功能触发器之间 的相互转换

第6章 触发器 学习要点 ⚫理解触发器的概念及各种触发器的 工作原理。 ⚫理解触发器逻辑功能各种描述方法。 ⚫掌握各种触发器的逻辑功能。 ⚫了解各种不同逻辑功能触发器之间 的相互转换

第6章触发器 61基本RS触发器 62同步触发器 63主从触发器 64边沿触发器 6.5不同类型触发器间的转换 退出

第6章 触发器 6.1 基本RS触发器 6.2 同步触发器 6.3 主从触发器 退出 6.4 边沿触发器 6.5 不同类型触发器间的转换

6.1基本RS线器

6.1 基本RS触发器

61.1概述 触发器是构成时序逻辑电路的基本逻辑部件 它有两个稳定的状态:0状态和1状态; 在不同的输入情况下,它可以被置成0状 态或1状态; 当输入信号消失后,所置成的状态能够保 持不变。 所以,触发器可以记忆1位二值信号。根据逻 辑功能的不同,触发器可以分为RS触发器、 D触发器、JK触发器、T和T’触发器;按照结 构形式的不同,又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器

触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0状 态或1状态； 当输入信号消失后，所置成的状态能够保 持不变。 所以，触发器可以记忆1位二值信号。根据逻 辑功能的不同，触发器可以分为RS触发器、 D触发器、JK触发器、T和T´触发器；按照结 构形式的不同，又可分为基本RS触发器、同 步触发器、主从触发器和边沿触发器。 6.1.1 概述

612基本RS触发器的逻辑功能分析 信号输出端,Q=0、Q=1的状态称0 状态,Q=1、Q=0的状态称1状态, 电路组成和逻辑符 R R R 逻辑图一 (b)逻辑符号 信号输入端,低电平有效

6.1.2 基本RS触发器的逻辑功能分析 电 路 组 成 和 逻 辑 符 号 S R Q Q S R Q Q (a) 逻辑图 (b) 逻辑符号 & & S R 信号输入端，低电平有效。 信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态

工作原理 0 R S 0 & & 0 R ①R=0、S=1时:由于R=0,不论原来Q为0还是1,都有Q=1; 再由S=1、Q=1可得Q=0。即不论触发器原来处于什么状态都 将变成0状态,这种情况称将触发器置0或复位。R端称为触发 器的置0端或复位端

S R Q Q & & 工作原理 R S Q 1 0 0 1 1 0 0 ①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成0状态，这种情况称将触发器置0或复位。R端称为触发 器的置0端或复位端

Q 0 Q R S 0 & & 0 0 R ②R=1、S=0时:由于S=0,不论原来Q为0还是1,都有Q=1 再由R=1、Q=1可得Q=0。即不论触发器原来处于什么状态都 将变成1状态,这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端

S R Q Q & & 0 1 1 0 R S Q 1 0 0 ②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。 0 1 1

Q 0 Q R S011 0 & & 0 不变 R ③R=1、S=1时:根据与非门的逻辑功能不难推知,触发器保 持原有状态不变,即原来的状态被触发器存储起来,这体现了 触发器具有记忆能力

S R Q Q & & 1 1 1 0 ③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。 R S Q 1 0 0 0 1 1 1 1 不变 0 1

回?回R S01 0 & & 0 不变 0/S 0\R 0 0 不定 ④R=0、S=0时:Q=Q=1,不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等,在两输入端的0同时撤除 后,将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况,这就是基本RS触发器的约東条件

S R Q Q & & 0 0 1 1 R S Q 1 0 0 0 1 1 1 1 不变 0 0 不定 ？ ④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时撤除 后，将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况，这就是基本RS触发器的约束条件