《数字逻辑电路》课程教学资源（PPT课件讲稿）第5章 触发器

第5章触发器 第5章触发器 5,1基本RS触发器 5.2时钟控制的触发器 5.3集成触发器 54他发器的逻辑符号及时序图 BACK

第5章 触发器 第5章 触发器 5.1 基本RS触发器 5.2 时钟控制的触发器 5.3 集成触发器 5.4 触发器的逻辑符号及时序图

第5章触发器 51基本RS触发器 511电路结构和工作原理 &R (b) 图5-1基本RS触发器

第5章 触发器 5.1 基本RS触发器 5.1.1 电路结构和工作原理 图 5 – 1 基本RS触发器 (a) & & RD S D Q Q Q S Q D RD (b)

第5章触发器 基本RS触发器是构成各种功能触发器的基本单元,所 以称为基本触发器。它可以用两个与非门或两个或非门交 叉耦合构成。图5-1(a)是用两个与非门构成的基本RS触发 器,它有两个互补输出端Q和g,一般用Q端的逻辑值来表 示触发器的状态。Q=1,Q=0时,称触发器处于1状态; Q=0,Q=1时,称触发器处于0状态。RD、SD为触发器的两 个输入端(或称激励端)。当输入信号Rυ、SD不变化(即 RDSD=11)时,该触发器必定处于Q=1或Q=0的某一状态保 持不变,所以它是具有两个稳定状态的双稳态触发器

第5章 触发器 基本RS触发器是构成各种功能触发器的基本单元，所 以称为基本触发器。它可以用两个与非门或两个或非门交 叉耦合构成。图5 - 1(a)是用两个与非门构成的基本RS触发 器，它有两个互补输出端Q和Q，一般用Q端的逻辑值来表 示触发器的状态。Q=1，Q =0时，称触发器处于1状态； Q=0, Q=1时，称触发器处于0状态。RD、SD为触发器的两 个输入端(或称激励端)。当输入信号RD、SD不变化(即 RDSD =11)时，该触发器必定处于Q=1或Q=0的某一状态保 持不变，所以它是具有两个稳定状态的双稳态触发器

第5章触发器 当输入信号变化时,触发器可以从一个稳定状态转换到另 个稳定状态。我们把输入信号作用前的触发器状态称为现在 状态(简称现态),用Q和Y或Q、Q)表示,把在输入信号作用 后触发器所进入的状态称为下一状态(简称次态),用Q+和Q+1 表示。因此根据图5-1(a)电路中的与非逻辑关系,可以得出以 下结果: ①当Rp=0,S=1时,无论触发器原来处于什么状态,其 次态一定为0,即Qm1=0,Qm=1,称触发器处于置0(复位)状态 ②当R1=1,SD=0时,无论触发器原来处于什么状态,其次 态一定为1,即Q+=1,g=0,称触发器处于置1(置位状态

第5章 触发器 当输入信号变化时，触发器可以从一个稳定状态转换到另 一个稳定状态。我们把输入信号作用前的触发器状态称为现在 状态(简称现态)，用Qn和Qn (或Q、Q)表示，把在输入信号作用 后触发器所进入的状态称为下一状态(简称次态)，用Qn+1和Qn+1 表示。 因此根据图5 - 1(a)电路中的与非逻辑关系，可以得出以 下结果： ① 当RD =0，SD =1时，无论触发器原来处于什么状态， 其 次态一定为0，即Qn+1=0，Qn+1=1，称触发器处于置0(复位)状态。 ② 当RD =1，SD =0时，无论触发器原来处于什么状态，其次 态一定为1，即Qn+1=1，Qn+1=0，称触发器处于置1(置位)状态

第5章触发器 ③当Rb=1,SD=1时,触发器状态不变,即Q1=g", 1-Q,称触发器处于保持(记忆)状态。 ④当R=0,SD=0时,两个与非门输出均为1(高电平), 此时破坏了触发器的互补输出关系,而且当RD、S同时从0 变化为1时,由于门的延迟时间不一致,使触发器的次态不 确定,即ρ=,这种情况是不允许的。因此规定输入信 号R、S不能同时为0,它们应遵循Rb+SD=1的约束条 件

第5章 触发器 ③ 当RD =1，SD =1时，触发器状态不变，即Qn+1=Qn ， Qn+1=Qn ，称触发器处于保持(记忆)状态。 ④ 当RD =0，SD =0时，两个与非门输出均为1(高电平)， 此时破坏了触发器的互补输出关系，而且当RD、SD同时从0 变化为1时，由于门的延迟时间不一致，使触发器的次态不 确定，即Qn+1=Ø，这种情况是不允许的。因此规定输入信 号RD、SD不能同时为0，它们应遵循RD+SD =1的约束条 件

第5章触发器 从以上分析可见,基本RS触发器具有置0、置1和保持 的逻辑功能,通常Sυ称为置端或置位(SET端,R称为置 0或复位( RESET端,因此该触发器又称为置位一复位(Set Reset)触发器或RυS触发器,其逻辑符号如图5-1(b)所示。 因为它是以R和SD为低电平时被清0和置1的,所以称Rυ、 S低电平有效,且在图5-1(b)中R、SD的输入端加有小圆

第5章 触发器 从以上分析可见，基本RS触发器具有置0、置1和保持 的逻辑功能，通常SD称为置1端或置位(SET)端，RD称为置 0或复位(RESET)端，因此该触发器又称为置位—复位(Set Reset)触发器或RDSD触发器，其逻辑符号如图5-1(b)所示。 因为它是以RD和SD为低电平时被清0和置1的，所以称RD、 SD低电平有效，且在图5-1(b)中RD、SD的输入端加有小圆 圈

第5章触发器 512基本RS触发器的功能描述方法 1.状态转移真值表(状态表) 将触发器的次态Q与现态、输入信号之间的逻辑关 系用表格形式表示出来,这种表格就称为状态转移真值表, 简称状态表。根据以上分析,图5-1(a)基本RS触发器的状态 转移真值表如表5-1(a)所示,表5-1(b)是它的简化表。它们与 组合电路的真值表相似,不同的是触发器的次态Q+不仅与 输入信号有关,还与它的现态Q有关,这正体现了时序电路 的特点

第5章 触发器 5.1.2 基本RS触发器的功能描述方法 1. 状态转移真值表(状态表) 将触发器的次态Qn+1与现态Qn 、输入信号之间的逻辑关 系用表格形式表示出来，这种表格就称为状态转移真值表， 简称状态表。根据以上分析，图5 - 1(a)基本RS触发器的状态 转移真值表如表5-1(a)所示，表5-1(b)是它的简化表。它们与 组合电路的真值表相似，不同的是触发器的次态Qn+1不仅与 输入信号有关，还与它的现态Qn有关，这正体现了时序电路 的特点

第5章触发器 表5-1基本RS触发器状态表 QQ Rp Sp Qn R00001111 0 00LT00a × 0 0 0 1 00110 (b)

第5章 触发器 表 5 – 1 基本RS触发器状态表 n

第5章触发器 R D人D 00011110 0×001 |011 图5-2次态卡诺图

第5章 触发器 图 5 – 2 次态卡诺图 × RDSD Qn 00 01 11 10 0 1 0 0 1 × 0 1 1 Qn+1

第5章触发器 2.特征方程(状态方程) 描述触发器逻辑功能的函数表达式称为特征方程或状态 方程。对图5-2次态卡诺图化简,可以求得基本RS触发器的特 征方程为 n+1 SD+r,O Sn+Rn=1(约束条件) 特征方程中的约束条件表示R和SD不允许同时为0,即RD和 SD总有一个为1

第5章 触发器 2. 特征方程(状态方程) 描述触发器逻辑功能的函数表达式称为特征方程或状态 方程。对图5-2次态卡诺图化简，可以求得基本RS触发器的特 征方程为     + = = + + 1 1 D D n D D n S R Q S R Q (约束条件) 特征方程中的约束条件表示RD和SD不允许同时为0，即RD和 SD总有一个为1