清华大学：《VLSI设计导论》第四章 逻辑设计技术

第四章遇辑设计技术 g1 82 86 8 g9 O b 63 2021/2/21

2021/2/21 1 第四章 逻辑设计技术 b g1 d g5 O1 e c’ g2 g6 c a g8 g9 O2 b g3 f

第一节MOS管的串、并联特性 ▲晶体管的驱动能力是用其导电因子B来表示的, β值越大,其驱动能力越强。多个管子的串、 并情况下,其等效导电因子应如何推导 两管串联: Vd B 1 Vd f T2 P2 2021/2/21

2021/2/21 2 第一节 MOS管的串、并联特性  晶体管的驱动能力是用其导电因子β来表示的， β值越大，其驱动能力越强。多个管子的串、 并情况下，其等效导电因子应如何推导？ 一、两管串联： Vd Vs Ids βeff Vg T1 β1 T2 β2 Vs Vd Vg Vm

设:V相同,工作在线性区。 2 I DS1=B1(VG-VT-VM)-(VG-VT-VD) 2 I DS2=B2(VG-VT-VS)-(VG-VT-VM) 2) ∵DS1=IDS2 (VG-VT-VM 2B2 (VG-VT-VS (VG-VT-VD 将上式代入(1)得 I DSI +B((VGVT-VD (3) 由等效管得: 2 IDS=Pe[(VG-VT-VS)-(VG-VT-VD)] 2021/2/21 3

2021/2/21 3 设：Vt相同，工作在线性区。 将上式代入（1）得： 由等效管得： ( ) ( ) (1) 2 2 1 1 − − − − − −       I DS =  V G −VT −V M − V G −VT −V D ( ) ( ) (2) 2 2 2 2 − − − − − −       I DS =  V G −VT −V S − V G −VT −V M (V G VT V M ) (V G VT V S) (V G VT V D) I DS I DS − − + − − + +  − − = = 2 1 2 1 2 1 2 2 2 1 2        ( ) ( ) ] (3) 2 2 [ 1 2 2 1 − − − − − − − − − − + I DS = V G VT V S V G VT V D    ( ) ( ) ] (4) 2 2 = [ − − − −V −V D − − − − − − I DS  eff VG VT V S VG T

比较(3)(4)得:= B B1+B ▲同理可推出N个管子串联使用时,其等效增 益因子为: 1 Bi 2021/2/21

2021/2/21 4 比较（3）（4）得：  同理可推出N个管子串联使用时，其等效增 益因子为：     1 2 2 + = eff  = = N i i eff 1 1 1  

二、两管并联: Vd g β2 Vd T1 B 1 Ids P eff 2 2 IDS=IDS1+I DS2=(B1+P2IVG-VT-VSVG-VT-VD) I DS=Be(VG-VT-VS-VG-VT-VD) Aeff=B1+2 A同理可证,N个Vt相等的管子并联使用时: 2021/2/21

2021/2/21 5 二、两管并联：  同理可证，N个Vt相等的管子并联使用时： ( ) ( ) ] 2 2 )[ 1 2 ( I DS = I DS1 + I DS 2 =  +  V G −VT −V S − V G −VT −V D ( ) ( )     1 2 ] 2 2 [  = + = − − − − − eff I DS eff V G VT V S V G VT V D  = = N i eff i 1   Vd Vs Ids βeff Vg T1 β1 T2 β2 Vs Vd Vg Vg

第二节各种逻辑门的实现 、与非门:x=a-b Vdd VSS 2021/2/21

2021/2/21 6 第二节 各种逻辑门的实现 一、与非门： X = a •b Vdd Vss X b a

命与非门电路的驱动能力 在一个组合逻辑电路中,为了使各种组合门电路之间能 够很好地匹配,各个逻辑门的驱动能力都要与标准反相 器相当。即在最坏工作条件下,各个逻辑门的驱动能力 要与标准反相器的特性相同。 设:标准反相器的导电因子为βn=Bp, 逻辑门:βn1=βn2=B'nβpl=βp2=β'p Vdd VO Tn 2021/2/21

2021/2/21 7 与非门电路的驱动能力 在一个组合逻辑电路中，为了使各种组合门电路之间能 够很好地匹配，各个逻辑门的驱动能力都要与标准反相 器相当。即在最坏工作条件下，各个逻辑门的驱动能力 要与标准反相器的特性相同。 设：标准反相器的导电因子为βn=βp， 逻辑门：βn1=βn2=β’n βp1=βp2=β’p V0 Vdd Vss Vi Tp Tn

(1)a,b=1,1时,下拉管的等效导电因子:Befn=Bn/2 (2)a,b=0,0时,上拉管的等效导电因子: B effp=2Bp (3)a,b=1,0或0,1时,上拉管的等效导电因子:Befp=Bp 综合以上情况,在最坏的工作情况下,即:(1)、(3),应使: B effp=B'p=Bp;βeffn=βn/2=βn B=uC Vdd B./2=B C(-)/2 p Ox p l n 0.5×2.5=1.25 即要求p管的沟道宽度比n管大1.25倍以上 2021/2/21

2021/2/21 8 （1）a，b=1，1时，下拉管的等效导电因子：βeffn=β’n/2 （2）a，b=0，0时，上拉管的等效导电因子：βeffp=2β’p （3）a，b=1，0或0，1时，上拉管的等效导电因子：βeffp=β’p 综合以上情况，在最坏的工作情况下，即：（1）、（3），应使： βeffp=β’p=βp ；βeffn=β’n/2=βn 即要求p管的沟道宽度比n管大1.25倍以上。 Vdd Vss X b a 0.5 2.5 1.25 ' 2 ' / 2 ' ( ) ' ( ) ' / 2 ' ( ) =   =  = = = = p n n W p W L n W ox C L p n W ox C p n p p n L W ox C           

二、或非门:X=a+b p Tp2 Tn2 Tnl 2021/2/21

2021/2/21 9 二、或非门： X = a + b Vdd Vss X b a Tp2 Tp1 Tn1 Tn2

(1)当a,b=0,0时,上拉管的等效导电因子: B effp=Bp/2 (2)当a,b=1,1时,下拉管的等效导电因子: Beffn=2Bn (3)当a,b=1,0或0,1时,下拉管的等效导电因子: Beffn=Bn 综合以上情况,在最坏的工作情况下,即:(1)、(3),应使: Beffp-Bp/2-Bp Beffn=B'n=Bn Vdd p 日∏ Bp=2Bn 所以Wp/Wn=2n/pp 2×2.5=5 In2 即要求p管的宽度要比n管宽度大5倍。 2021/2/21

2021/2/21 10 (1)当a，b=0，0 时，上拉管的等效导电因子：βeffp=β’p/2 (2)当a，b=1，1时，下拉管的等效导电因子：βeffn=2β’n (3)当a，b=1，0或0，1时，下拉管的等效导电因子：βeffn=β’n 综合以上情况，在最坏的工作情况下，即：（1）、（3），应使： βeffp=β’p/2=βp ；βeffn=β’n=βn 即： β’p=2β’n 所以 W’p/W’n=2μn/μp ≈22.5=5 即要求p管的宽度要比n管宽度大5倍。 Vdd Vss X b a Tp2 Tp1 Tn1 Tn2