《高频电子线路》课程教学资源（设计实例）锁相环路频率合成器

题目：设计一锁相环路频率合成器。1.设计要求（1）工作频率范围：J=36MHz~66MHz。（2）频率间隔：4f=10kHz。（3）转换时间：Ts<2ms。（4）能输出定频调角信号。2.方案选择（1）方案的选择原则A.优先选用集成锁相环频率合成器芯片，如MC145100系列芯片，次选分离的集成鉴相器和VCO。B.根据技术要求选用已有的器件或模拟电路。C.根据输出频率选用VCO器件或模拟电路。D.推荐选用数字式鉴频器，小信号采用集成模拟乘法器。（2）根据设计要求确定采用的器件从优先采用的器件中有MC145144、145、146、151、152、155、156、157、158、159等及其它公司的产品，都可采用。这些芯片中都含有参考频率分频器、程序分频器及数字鉴相器。其中两种分频器都可用程序控制。控制数据输入方式有串行和并行，单模、双模及四模三种。在满足技术要求的前提下尽量采用简单的控制方式。（3）VCO的选取选用的74S124是一个工作频率可达80MHz的双压控振荡器。图7-1为器件管脚顶视图，图7-2为其外接电容与基本输出频率的关系曲线。图7-3为输入电压在不同的范围控制下的频率曲线。基本输出频率与外接电容的近似数学关系为：Jo=5×10~Cea(Hz)（C单位为F)通过改变范围控制电压Vang，可以改变VCO的Ao及其线性范围，Vang越大，Ao就越大，线性范围越宽

题目：设计一锁相环路频率合成器。 1.设计要求 （1）工作频率范围： 。 （2）频率间隔： 。 （3）转换时间： <2ms。 （4）能输出定频调角信号。 2.方案选择 （1）方案的选择原则 A.优先选用集成锁相环频率合成器芯片，如 MC145100 系列芯片，次选分离的集成鉴相 器和 VCO。 B.根据技术要求选用已有的器件或模拟电路。 C.根据输出频率选用 VCO 器件或模拟电路。 D.推荐选用数字式鉴频器，小信号采用集成模拟乘法器。 （2）根据设计要求确定采用的器件 从优先采用的器件中有 MC145144、145、146、151、152、155、156、157、158、159 等及其它公司的产品，都可采用。这些芯片中都含有参考频率分频器、程序分频器及数 字鉴相器。其中两种分频器都可用程序控制。控制数据输入方式有串行和并行，单模、 双模及四模三种。在满足技术要求的前提下尽量采用简单的控制方式。 （3）VCO 的选取 选用的 74S124 是一个工作频率可达80MHz的双压控振荡器。图7-1 为器件管脚顶视图， 图 7-2 为其外接电容与基本输出频率的关系曲线。图 7-3 为输入电压在不同的范围控制 下的频率曲线。 基本输出频率 与外接电容的近似数学关系为： （C 单位为 F） 通过改变范围控制电压 ，可以改变 VCO 的 A0及其线性范围， 越大，A0 就越 大，线性范围越宽

VecVee2Cext2G2YGND范围1615141312111910RNGCextFREQYCONTEN25FREQENYCONTCextRNG234.51Y681Cext1G1YGND频率控制范围图7-174S124芯片管脚图标称输出频率对输入电压基础输出频率对外部电容1G1.2Vee-5VVecc=5V100MTA-250VitregV(mg)2V1.1T-2510M1.01MVimg-2V100K0.910KV(mg)-3V/1K0.8V(mg)3.5V1000.710V(mg)4V10.6Vimg-4.5v0.110-210-1210-1010-810-610-40.50123Cext -F外部电容Vimg)-V输入电压图7-2外部容和频率的关系图7-3控制电压和频率的关系从图7-3可知，例如把Vag选为4.5VV=1.5V时，Jn=56×0.5631MHz，V=4.5V时，Jmx=56×1.05~59MHz。Cot按Jmm选定：

从图 7-3 可知，例如把 选为 4.5V， =1.5V 时， ， =4.5V 时， 。 按 选定：

fomax = 58MHz = 5×10-/Cet5x10-4Cet =58×106=8.6pF58-311×10%27×10=9×10°MHz/V=2元×9×10°rad/V.sAo=34.5-1.574S124在实用中为了减少两个VCO的影响，通常只用其中的一个VCO电路，如图7-4所示。+5V0.1uF15161knD74LS12466.0kmla0.1 uF图7-474LS124应用举例（4）确定om和取阻尼系数5=1，环路带宽按≥(1.5~2)选取，和为调制信号的上限频率。令调相信号最高频率Ja=3KHz，取J=4.5kHz@=2元×4.5×103=9元×10°rad/sa2.80.4x3.6元×10radan(3+/10)[2g+1+/(2g+1?+1]3（5）确定环路增益确定环路增益时，主要根据环路的直流增益：A-AD-AR-Ao采用无源滤波器时，A取1。采用有源滤波器时，应取其直流放大倍数A。通常先按无源滤波器来选定A，即：A=AD-Ao由环路直流增益A已求得：

74S124 在实用中为了减少两个 VCO 的影响，通常只用其中的一个 VCO 电路，如图 7-4 所示。 （4）确定 和 取阻尼系数 ，环路带宽按 ≥ 选取， 为调制信号的上限频率。 令调相信号最高频率 ，取 （5）确定环路增益 确定环路增益时，主要根据环路的直流增益： 采用无源滤波器时， 取 1。采用有源滤波器时，应取其直流放大倍数 。通常先按 无源滤波器来选定 ，即： 由环路直流增益 A 已求得：

Ao=2元×9×10°rad/V.sVa1AD=-Km-Vo.ViAD :22元，TTL电平V取5V则正弦鉴相器的，而数字鉴频鉴相器的AD=0.8V/radA=AD.Ao=0.8×2元×9×10°45×10°rad（6）确定滤波器的参数AT,= RiC-Mar-n由孔=56MHz参考频率孔=10kHz求得：Nx=5600，上面已求得2m=3.6元×103rad选R= 3.6k245×106C=3.6×10 ×56×10°×(3.6元×10 ~1.75×10~F= 0.017/FC取0.02μF223R2=0.02x10×3.6nx100.047×1047kam.C取R2=47k2（7）快捕时间的计算（可近似看作转换时间）44tps0.35msam1×3.6元×103（8）画出频率合成器的电路图建议选用MC145100系列中的产品。这里选用并行输入，有单模控制的MC145151或具有双模控制的MC145152来实现整个电路。图7-5所示的是MC145151的原理框图

正弦鉴相器的 ，而数字鉴频鉴相器的 ，TTL 电平 取 5V 则： （6）确定滤波器的参数 由 参考频率 求得： ,上面已求得 选 C 取 取 （7）快捕时间的计算（可近似看作转换时间） （8）画出频率合成器的电路图 建议选用 MC145100 系列中的产品。这里选用并行输入，有单模控制的 MC145151 或具 有双模控制的 MC145152 来实现整个电路。图 7-5 所示的是 MC145151 的原理框图

RA2 7RA, 6 012×8ROM参考译码器RA 5 OSCim2628锁定检测OLD12位-N计数器VDD30Ves2PDAoPDfm114位-N计数器9VoD中PDBo中T/D2L发射频偏加法器10fNNNNNNM图7-5MC145151的原理框图MC145151是一块由14位并行码输入编程的单模CMOS，LSI单片锁相频率合成器。它有12位+R计数器（有8种可选择的分频比）、12×8ROM参考译码器、14+N记数器（N=3~16383）、发射频偏加法器、三态单端输出鉴相器、双端输出鉴相器和锁定指示器等几部分。本器件的特点是内部有控制收发频差的功能，可以很方便地组成单模或混频型频率合成器。MC145151是28脚陶瓷或塑料封装电路，现将图7-5各引出端的作用说明如下：OSCn,OSCo（26，27端）：参考振荡器的输入输出控制端。RAo,RAl,RA2（5，6，7端）：参考地址码输入端。12×8ROM参考译码器通过地址码的控制，对12位-R计数器进行编程，使参考分频比有8种选择。（1端）：+N计数器频率输入端。信号通常来自VCO，采用交流耦合，但对于振幅达到标准CMOS逻辑电平的输入信号，亦可采用直流耦合。（10端）：+N计数器的输出端。由这个输出端可使+N计数器单独使用。No~N13（11~20端，22~25端）：+N计数器的预置端

MC145151 是一块由 14 位并行码输入编程的单模 CMOS，LSI 单片锁相频率合成器。它 有 12 位 R 计数器（有 8 种可选择的分频比）、12 8ROM 参考译码器、14 N 记数器 （ ）、发射频偏加法器、三态单端输出鉴相器、双端输出鉴相器和锁定 指示器等几部分。本器件的特点是内部有控制收发频差的功能，可以很方便地组成单模 或混频型频率合成器。 MC145151 是 28 脚陶瓷或塑料封装电路，现将图 7-5 各引出端的作用说明如下： （26，27 端）：参考振荡器的输入输出控制端。 （5，6，7 端）：参考地址码输入端。 参考译码器通过地址码 的控制，对 12 位 计数器进行编程，使参考分频比有 8 种选择。 （1 端）： 计数器频率输入端。信号通常来自 VCO，采用交流耦合，但对于振幅 达到标准 CMOS 逻辑电平的输入信号，亦可采用直流耦合。 （10 端）： 计数器的输出端。由这个输出端可使 计数器单独使用。 （ 端， 端）： 计数器的预置端

当-N计数器达到O计数器时，这些输入端向-N计数器提供程序数据。No是最低位，N13是最高位。每个输入端都有上拉电阻，以确保在开路时处于逻辑“1"，而只需一个单刀单掷开关就可把数据改变到逻辑“0"状态。T/R(21端)收/发控制端。这个输入端可控制向N输入端提供附加的数据，以产生收发频差，其数值一般等于收发信机的中频。当T/R端时低电平时，N端的偏值固定在856。T/R端是高电平时，则不产生偏移。PDa（4端）：PDA三态单端输出端。鉴相器灵敏度An=Vp/4元。如，v（8.9端）：PDB的两个输出端。鉴相器灵敏度-AD=Vop/2元。LD(28端)锁定检测输出端。当环路锁定时，LD为高电平：失锁时，LD为低电平。VDD(3端）：正电源输入端。通常为+3V~+9V。Vs(2端)：接地端。（9）电路参考分频比的确定A.参考分频比的计算由采用晶体振荡源的频率和频率间隔大小来确定。因为=10kHz，选R=104即(Aa=1,A=0,Ao=1)晶体必须选用10.24MHZ。双模分频器采用MC12012（10/11）B.程序分频器的置数Mmx=56×103,Mmm=31×10即N=(31~56)×10°变化由双模工作原理可知D=V.Ni+N2(V=10,N1N2)MC12012是10/11双模分频率器由D=(31~56)×10°确定N1和N2由MC145152的电路可知，N2计数范围为(0~63)，N1的计数范围是(3~1023)。当Jo=31.000MHz,D=3100,取 Mi=3050, N2=50

当 计数器达到 0 计数器时，这些输入端向 计数器提供程序数据。 是最低位， 是最高位。每个输入端都有上拉电阻，以确保在开路时处于逻辑“1”，而只需一个单 刀单掷开关就可把数据改变到逻辑“0”状态。 T/R(21 端):收/发控制端。这个输入端可控制向 N 输入端提供附加的数据，以产生收发频 差，其数值一般等于收发信机的中频。当 T/R 端时低电平时，N 端的偏值固定在 856。 T/R 端是高电平时，则不产生偏移。 （ 4 端）：PDA 三态单端输出端。鉴相器灵敏度 。 （8,9 端）： PDB 的两个输出端。鉴相器灵敏度 。 LD(28 端):锁定检测输出端。当环路锁定时，LD 为高电平；失锁时，LD 为低电平。 (3 端）：正电源输入端。通常为 。 (2 端)：接地端。 （9）电路参考分频比的确定 A.参考分频比的计算 由采用晶体振荡源的频率和频率间隔大小来确定。 因为 ，选 R=104 即( )晶体必须选用 10.24MHz。双模分频 器采用 MC12012（10/11） B.程序分频器的置数 即 变化 由双模工作原理可知 > MC12012 是 10/11 双模分频率器 由 确定 和 由 MC145152 的电路可知， 计数范围为 ， 的计数范围是 。 当 取

Jo=31.00MHz 时 D=3501,取 Mi= 3500,N2=1。（10）电路调试A.校准主振频率，调节晶体振荡器的微调电容，使之达到10.24000MHzB.调整VCO的外接电容Cet，使VCO的输出满足频率的覆盖范围。C.调整滤波电容使输出信号的频率的谱纯度达到最佳性能，并满足捕捉速度的要求D.按照输出的频率，求出分频系数D=V.N1+N2，并转化为二进制码，通过开关进行人工置数或微机控制自动置数。E.通过RC1积分电路加入调制信号，可实现调相功能。但应满足t1=RC1>R1C（滤波器时间常数）

时 D=3501，取 。 （10）电路调试 A.校准主振频率，调节晶体振荡器的微调电容，使之达到 10.24000MHz B.调整 VCO 的外接电容 ，使 VCO 的输出满足频率的覆盖范围。 C.调整滤波电容使输出信号的频率的谱纯度达到最佳性能，并满足捕捉速度的要求。 D.按照输出的频率 ，求出分频系数 ，并转化为二进制码，通过开关进 行人工置数或微机控制自动置数。 E.通过 积分电路加入调制信号，可实现调相功能。但应满足 （滤波 器时间常数）