《数字电路基础》课程教学资源（PPT课件）第九章 A/D、D/A转换

第九章AD、D/A转换 传感器 AD 数字控制 模拟 系统 D/A 控制器 图93典型的数字控制系统

第九章 A/D、D/A转换 图9.3 典型的数字控制系统

DDDDE QQQ Q REF +15V 19 +5 WR2 18 14 10kHz DI oO WRI CP +10v LD DIa <t DIt lout. 12 DIo lout: L1174 lIe DDDDE QQQQ 产生的锯齿波的过程 10 DCP 254 LD

0 Uo 8 2 255 Uo 8 2 254Uo 8 2 1 Uo 8 2 2 Uo 8 2 3 产生的锯齿波的过程 0 0 0 0 0 0 0 0 10 1 1 1 1 1 1 1 1 1 1

AD转换器的作用 模拟量对象 AD转换数字电路 AD转换器(ADC):将模拟量转换为数字量 通常要经过四个步骤: 采样、保持、量化和编码

A/D转换器的作用 模拟量对象 A/D转换 数字电路 A/D转换器（ADC）:将模拟量转换为数字量。 通常要经过四个步骤： 采样、保持、量化和编码

1.采样与保持 ◆所谓采样,就是将一个时间上连续变化的模拟量转化为时 间上离散变化的模拟量。 uIt) l0( t o ◆采样结果存储起来,直到下次采样,这个过程称作保持。 般,采样器和保持电路一起总称为采样保持电路

1. 采样与保持 ◆所谓采样，就是将一个时间上连续变化的模拟量转化为时 间上离散变化的模拟量。 ◆采样结果存储起来，直到下次采样，这个过程称作保持。 一般，采样器和保持电路一起总称为采样保持电路

2.量化与编码的过程 ◆将采样电平归化为与之接近的离散数字电平,这个过程称作 量化。 ◆由零到最大值(MAX)的模拟输入范围被划分为n个值,称 为量化阶梯。而相邻量化阶梯之间的中点值称为比较电平 l0(

2. 量化与编码的过程 ◆将采样电平归化为与之接近的离散数字电平，这个过程称作 量化。 ◆由零到最大值（MAX）的模拟输入范围被划分为n个值，称 为量化阶梯。而相邻量化阶梯之间的中点值称为比较电平

3.AD转换器的类型 ◆模数转换电路分为:直接比较型和间接比较型 ◆直接比较型:就是将输入模拟信号直接与标准的参考电压 比较,从而得到数字量。属于这种类型常见的有并行ADC和 逐次比较型ADC ◆间接比较型:输入模拟量不是直接与参考电压比较,而是 将二者变为中间的某种物理量再进行比较,然后将比较所得 的结果进行数字编码

◆模数转换电路分为： 直接比较型和间接比较型 ◆直接比较型：就是将输入模拟信号直接与标准的参考电压 比较，从而得到数字量。属于这种类型常见的有并行ADC和 逐次比较型ADC。 ◆间接比较型：输入模拟量不是直接与参考电压比较，而是 将二者变为中间的某种物理量再进行比较，然后将比较所得 的结果进行数字编码。 3. A/D转换器的类型

▲直接ADc ef (1)并行ADC R/2 13Jre/14 ID c1 11 Vre/14 ID R cCI 9re/14 ID 编 CI 7Vref/14 ID 码 R PCI 5re/14 ID 器 R CI 3Vre/14 ID R CI I Vref/14 ID R/2 C1 UI CP

（1）并行ADC ▲.直接ADC

表91三位并行ADC转换真值表 比较器输出 数字输出 输入模拟信号 Cs C4 C3 C2. 0<W1< REF 14 00000000 0 0 REF/4u1<3VREF/14000000 0 0 3/4<5r/40000011010 5am/1417/140000111011 7r/49"m4|0001111100 9VR/4"1<1 I VREF/4001111 0 1RF14≤n1<13VR/14011 13V/14<u1<VaF/14 11111111 1 对于n位输出二进制码,并行ADC就需要2n1个比较器。 并行ADC适用于速度要求很高,而输出位数较少的场合

表9.1 三位并行ADC转换真值表 输入模拟信号 比较器输出 C7 C6 C5 C4 C3 C2 C1 数字输出 D2 D1 D0 0<uI<VREF/14 0 0 0 0 0 0 0 0 0 0 VREF /14< uI <3 VREF /14 0 0 0 0 0 0 1 0 0 1 3 VREF /14< uI <5 VREF /14 0 0 0 0 0 1 1 0 1 0 5 VREF /14< uI <7 VREF /14 0 0 0 0 1 1 1 0 1 1 7 VREF /14< uI <9 VREF /14 0 0 0 1 1 1 1 1 0 0 9 VREF /14< uI <11 VREF /14 0 0 1 1 1 1 1 1 0 1 11 VREF /14< uI <13 VREF /14 0 1 1 1 1 1 1 1 1 0 13 VREF /14< uI < VREF /14 1 1 1 1 1 1 1 1 1 1 对于n位输出二进制码，并行ADC就需要2 n -1个比较器。 并行ADC适用于速度要求很高，而输出位数较少的场合

(2)逐次比较型ADC 转换开始 转换完成 时钟 CP 四位逐次比较 lo 寄存器 uo「001 (SAR) B (MSB)B1B2B3B4(LSB) 0 0 电压输出DAC B 电压输出「L 模拟输入 图97四位逐次比较型ADC原理框图AC 812..10 6 ref 16ref 16 图98四位逐次比较型ADC转换时序波形

（2）逐次比较型ADC 图9.7 四位逐次比较型ADC原理框图 图9.8 四位逐次比较型ADC转换时序波形

逐次逼近型ADC D/A 8 V d 电压比较器 Q Q Q &d2 逐次逼近 FF 寄存器 SA R 8 ≥1 ≥1 ≥1 控制逻辑门 E CP时钟脉冲 五位顺序脉冲发生器

逐次逼近型ADC 四位D/A转换器 Q Q Q Q FF3 FF2 FF1 FF0 S R S R S R S R ≥1 ≥1 ≥1 & & & & Q Q0 Q4 Q3 Q2 1 CP 五位顺序脉冲发生器 时钟脉冲 & & & & d1 d0 d2 d3 E UI UO 电压比较器 逐次逼近 寄存器 d0 d1 d2 d3 控制逻辑门